登录社区云，与社区用户共同成长
邀请您加入社区
genRTL是专为ASIC/FPGA开发打造的AI原生平台，聚焦硬件设计全流程，提供从规划到验证的闭环解决方案。与通用AI编程工具不同，其核心优势在于深度理解硬件特性，通过四大关键能力重构开发范式：1）基于需求分析的智能设计规划；2）符合工业级标准的RTL生成；3）结合验证反馈的调试修复；4）支持CBB模块复用的资产沉淀。平台特别强调assertion-aware的验证前置理念，将传统割裂的设计-
摘要：本文提出HeteroInfer系统，针对移动SoC加速异构LLM推理进行优化。系统采用阶段特异性策略：prefill阶段最大化计算吞吐，decoding阶段优化内存带宽利用率。通过GPU-NPU协同计算，实现层级和细粒度张量级并行，并设计快速同步机制降低异构计算开销。实验表明，相比现有方案，HeteroInfer在端到端性能上提升1.34-6.02倍，同时降低55%能耗。该系统有效解决了移动
瑞芯微RV1103G1是一款超低功耗AI视觉处理器SoC，面向成本敏感型智能设备。该芯片采用单核A7架构（1.0GHz），集成0.5TOPS NPU算力，支持1080p H.264编码和4MP ISP处理，典型功耗仅100-300mW。相比RV1106精简了部分功能，但保留了基础AI视觉能力，特别适合智能门铃、安防IPC等应用场景。开发需注意内存限制（建议64MB DDR2）和模型优化（仅支持轻量
本文详细介绍了ARM Cortex-M4中的VTOR（向量表偏移寄存器），该寄存器用于指定中断向量表在内存中的位置。文章通过Keil仿真示例展示了默认向量表地址0x08000000与Flash起始地址的关系，重点讲解了在Bootloader应用中如何通过VTOR实现向量表重定位，包括设置偏移地址(如0x20000)和注意事项(偏移量需为512字节整数倍)。最后指出VTOR为嵌入式系统提供了灵活的中
本文介绍了UPF（统一功耗格式）中的电源域（Power Domain）概念及其应用。电源域是一组共享相同电源管理特性的设计元素，可以独立控制电压、开关状态等。文章详细讲解了电源域的创建方法、层次化结构、边界定义和元素归属规则，并通过实际SoC示例说明如何划分多级电源域以实现精细功耗管理。重点包括：必须创建主电源域作为基准，使用create_power_domain命令定义域范围，以及层次化域结构对
本文探讨了Q-Learning算法在FPGA上的硬件实现方案。文章详细介绍了Q-Learning的核心原理，包括Q值更新公式和ε-贪心策略，并提出了完整的FPGA实现架构。该架构包含Q表存储模块、最大Q值查找模块、TD误差计算模块、Q值更新模块以及ε-贪心策略实现等关键组件。通过Verilog硬件描述语言，实现了包括状态机控制、并行计算和流水线处理在内的优化设计。特别地，文章还提出了ε衰减机制来平
可以用时序仿真的方法来检查时序（timing），即在仿真时向元件或路径中加入和实际相符的延迟信息，并进行相关计算来确定时序是否满足。它不关心逻辑功能的正确与否，只对设计中的时序进行计算分析，来确定电路中是否存在违反 (violation) 时序约束的设计。所以，大多数逻辑门单元库中的延迟信息，都是以路径延迟的方式给出的。到最后一个门单元上的延迟会因路径的不同而不同，此时取最大延时作为最后一个门单元
该工程实现了PL通过HP接口（8个字节）下使用AXI协议往DDR中写数据。PS读取处理。这种就是不断地读那块资源。CPU资源浪费下节是DMA当前简单的传输1.PS并不知道什么时候传输数据，需要PL给一个中断，然后PS读取中断以后，在进行读取。2PL端口要告诉PS从哪个地址写入的数据，都需要PL告诉PS 端口GP接口是PS和PL 少量数据的接口。但是要大数据交互需要用到高性能总线HP接口 把数据送给
特性维度峰值 (Peak Value)有效值 (Effective Value / RMS)定义一个周期内，信号所能达到的最大瞬时值（可能是正或负的最大绝对值）15根据热效应原理，与产生相同热量的直流电等效的数值24别名最大值、幅值均方根值 (Root Mean Square, RMS)关注点信号的极端强度、电压的最大应力信号的平均做功能力、实际效果数学关系 (正弦波)基准值有效值
容值表示法：三数值表示法：前两位有效数字，最后位为数量级（如102=1nF）小数命名法：时用R表示小数点（如0R5=0.5pF）精度代码：D: ±0.5pFF: ±1%(封装选择技巧：优先0603以上封装（0402需专用气动飞达，步距8×2mm更小）常见封装代码：0402/0603/0805/1206材质特性：C代码代表COG/NPO材质（温度稳定性好）MPO材质用C表示（适合100pF以下小容量
••零中频 的公式核心是正交分解 和基带处理，其简洁性（fIF=0）是最大优势，但也带来了直流偏移等特有挑战。••低中频 的公式核心是频率规划（选择 fIF）和镜像抑制（IRR），通过牺牲一定的简洁性来规避零中频的某些问题。希望这些公式能帮助你更精确地理解和使用这两种重要的接收机架构。
电容在电路中作用，工作状态：根据能量流动方向可分为充电和放电两种工作模式。
本文介绍了一种基于FPGA的智能电子小狗系统，通过PWM舵机控制实现多种运动姿态，利用OLED屏幕显示丰富表情，并采用WiFi通信实现远程控制。系统包含三大核心模块：1）四路PWM舵机控制器，采用Verilog实现精确角度控制；2）I2C驱动的OLED表情显示系统；3）ESP8266 WiFi通信模块，实现上位机指令透传。重点阐述了舵机PWM控制算法（20ms周期，0.5-2.5ms脉宽对应0-1
摘要：LC滤波器设计中，论述了几种抑制谐振的方法。
这些指令共同构成了操作SPI Flash的完整流程。一个典型的写入流程发送。发送擦除指令（如）擦除目标区域。轮询直到芯片就绪。再次发送。发送WRITE_CMD或进行数据写入。轮询直到写入完成。
电容刚开始导通是短路的状态，产生一个浪涌电流，电流很大。
优先SPI：SPI从DMA受益最大，速度提升显著慎用I2C：仅在大数据块传输时使用活用UART IDLE：高效处理不定长数据内存是关键：使用DTCM或AXI SRAM提升带宽错误处理必备：尤其I2C需完善错误恢复。
本文分享了在集创赛中使用紫光以太网例程的调试经验。首先简要介绍了以太网帧结构（前导码、MAC地址、类型字段、数据域和FCS校验）。然后详细说明了调试步骤：1）更新工程版本并替换IP核；2）处理check_sum.vh文件报错；3）修改顶层文件中的IP/MAC地址；4）通过ARP请求测试连接；5）使用cmd配置静态路由并验证通信。特别提醒修改发送数据时要注意数据长度一致性，建议先仿真验证。最后提供了
本文介绍了使用74HC165芯片实现并行转串行输入扩展的方法。主要内容包括：74HC165的引脚功能与时序特点、与单片机的硬件连接方案（单芯片及级联配置）、软件读取流程（8位/16位数据读取）、按键消抖处理、实际应用示例以及与74HC595的配合使用技巧。文章还探讨了利用SPI接口简化操作的方法，并提供了常见问题的排查建议。该方案能有效扩展输入接口数量，特别适用于多按键、多开关等应用场景。
CLK由主控产生：从设备永远不能主动产生时钟通信必须成对：每次传输都需要主设备发起空闲状态保持：传输结束后CLK保持CPOL定义的电平片选管理严格：CS信号必须在传输前有效，传输后无效。
本实验通过FPGA开发板构建数字时钟系统，采用74292分频器、74160计数器等芯片实现60/24进制计时模块。系统包含分频、模式切换、动态显示、整点报时和闹钟五大功能模块：1）74292分频器将50MHz时钟信号分频为1Hz基准信号；2）74160计数器级联实现时、分、秒计时；3）74151数据选择器和7448译码器驱动数码管显示；4）7485比较器实现闹钟功能；5）逻辑门组合控制蜂鸣器报时。
parameter LAYER_SIZES [9:0] = '{64, 128, 64, 32, 16, 8, 4, 2, 1}, // 各层大小。// RISC风格的简单ALU。// CISC风格的复杂ALU。// 默认简单ALU。- **参数化设计**：根据参数创建不同的硬件实现。// 错误：genvar在generate外部声明。// 正确：在generate内部声明genvar。
摘要：在Vivado中使用Notepad++等外部编辑器的设置方法：1)确认Notepad++安装路径；2)测试路径可用性；3)在Vivado设置中选择自定义编辑器并指定路径，注意[filename]与.exe间加空格；4)完成设置后即可通过外部编辑器打开.v文件。该方法也适用于GVIM等其他编辑器。
摘要：STC32G144K246单片机通过HPLL将内部24MHz时钟升频至480MHz，为CPU提供120MHz时钟，为PWM外设提供240MHz时钟。测试中，程序在P60-P67引脚输出互补PWM信号，占空比循环递增使LED呈现明暗渐变效果。实测输出频率58kHz，配合4096的ARR值计算得到237MHz时钟频率，接近理论值240MHz。程序使用异步方式读写PWM寄存器，并通过串口反馈当前占
本实验通过伏安法测量线性和非线性电阻元件的特性，并分析直流电源的外特性。实验结果表明：51Ω线性电阻的伏安特性为直线，符合欧姆定律；白炽灯因发热呈现非线性特性。理想电压源外特性为平行电流轴的直线，实际电压源因内阻存在呈下降趋势；理想电流源外特性为平行电压轴的直线，实际电流源特性曲线有所偏移。通过实验数据验证了电压源伏安特性方程U=E-IR，并计算出实际电源内阻Rs=0.97Ω，与理论值基本吻合。实
介绍了04828的结构，工作原理以及通过TICS PRO的配置方法
安装完成后，启动TD软件，检查License是否生效。观察开发板上的LED是否按照预期闪烁，若未成功，需检查时钟频率和引脚约束。在TD中运行综合（Synthesis）和布局布线（Place & Route），确保设计无语法错误和时序违规。检查LED输出是否符合预期行为，若存在时序问题，需调整设计代码或时钟约束。如果FPGA支持嵌入式逻辑分析仪（如SignalTap），可在TD中配置触发条件，实时抓
RFSOC记录第四篇，在前文时钟结构介绍完的基础上介绍了 MTS(Multi-Tile Synchronization)多片同步的原理以及操作和注意事项
RFSOC学习记录（五），在配置adda的混频模式之前通过公式推导介绍了带通采样定理以及奈奎斯特分区
SmartLynq是一款专为Xilinx设备设计的编程调试工具，支持JTAG边界扫描和多种Xilinx芯片。拆解显示其采用ZYNQ XC7Z010主控，配备DDR3、Flash等存储模块。启动日志分析表明系统采用两级FSBL引导，从QSPI启动后加载EMMC中的固件，最终运行HWServer应用。该设备支持以太网和USB连接，通过TCF协议进行网络交互，JTAG接口可用于固件调试。整体设计紧凑，功
本文介绍在Windows10系统中使用PCIEB210板卡进行SIM卡烧写的操作步骤。首先将板卡插入主机，识别SIM卡槽位置；开机后在设备管理器中确认智能读卡器设备；运行GRSIMWrite.exe软件，选择需要烧写的文件；最后点击WriteCard进行烧写，进度条显示完成后提示烧写成功。该过程适用于通过PCIEB210板卡对SIM卡进行数据写入操作。
本文分享了作者参加电子设计竞赛的经历和心得体会。文章详细记录了从选题纠结到最终完成比赛的全过程：团队最初计划做高频题但遇到技术瓶颈，最终选定G题；在硬件搭建中经历了电路设计、信号输出调试等多次失败与重来；发挥部分尝试机器学习和FPGA方案但未完全成功。尽管遇到诸多困难，团队通过协作最终获得省一等奖。
摘要：I2C时钟占空比仅在快速模式（100-400kHz）下有效，标准模式（≤100kHz）默认1:1占空比。快速模式下周期缩短，SCL电平转换时间不足，需通过占空比（16:9或2:1）增加低电平时间，确保数据稳定。协议要求低电平时间≥高电平时间，且SCL（时钟信号）需周期性稳定，故占空比针对SCL而非SDA。波形图显示，频率越高，上升沿越缓，400kHz时甚至形成三角波。占空比参数通过调整低电平
本文介绍了PCIe总线速率的演进（1.0至7.0速率覆盖2.5Gbps到128Gbps），硬件设计要点（CPU/FPGA管脚确认、交流耦合电容选择规则）以及协议架构（三层模型及数据传输流程）。重点说明：1）不同代际PCIe的耦合电容选择（3.0推荐0.22uF）；2）FPGA硬核资源差异（如V7支持3个PCIe3.0）；3）协议分层工作原理（以SSD读数据为例）；4）测试要求（需2倍速率带宽示波器
XC7A100T-2FGG484I 赛灵思 Xilinx7 系列中的 Artix-7 家族 FPGA
参考代码 stm32单片机，硬件SPI模拟spi协议驱动sd卡www.youwenfan.com/contentcsj/69803.html。通过GPIO矩阵切换多个SD卡片选信号，实现多卡轮询访问。
仪器使用介绍
本文全面介绍了硬件描述语言Verilog的核心内容。主要包括：Verilog模块的基本结构（模块声明、端口定义、信号类型和逻辑功能）；组合与时序逻辑设计方法；语言要素（常量、数据类型、参数、向量）；各类运算符使用；以及阻塞/非阻塞赋值等关键技术细节。文章还解释了RTL、综合、仿真等专业术语，并总结了Verilog在数字电路设计中的特点和应用场景。通过学习Verilog的基础语法到高级应用，可以掌握
(1)VTS = 2622 行（含 blank）(3)单 lane 速率 = 1152 Mbps = 1.152×10⁹ bps(4)像素位宽 RAW10 → 10 bit/pix。
fpga开发
——fpga开发
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
AtomGit开源社区
2048 AI社区
AI硬件创业社区
