登录社区云，与社区用户共同成长
邀请您加入社区
摘要：本文总结了Xilinx 7系列、UltraScale/UltraScale+ FPGA及MPSoC器件使用LVDS接口的关键注意事项。重点包括：1) HP Bank的LVDS输出需1.8V VCCO，HR/HD Bank需2.5V；2) LVDS输入允许VCCO不匹配但需禁用内部终端电阻；3) 不支持原生LVDS_33标准；4) 双向LVDS必须严格匹配VCCO电压；5) 必须确保信号电平符
FPGA芯片中的DSP硬核是高性能计算的关键资源，但使用不当会导致功能错误、性能下降等问题。本文总结了三大类常见陷阱： 功能正确性：有符号/无符号数混用导致隐式转换错误；复位策略不匹配造成初始值异常；乘累加模式下饱和/进位逻辑配置不当。 性能优化：流水线深度不足限制频率；位宽过度扩展浪费资源；跨时钟域数据引发时序问题。 系统集成：IP核配置冲突；功耗热效应导致性能衰减；仿真模型与硬件行为差异；工具
璞致电子推出基于复旦微芯片的系列国产FPGA开发板，包括PZ7020F、PZ7045F等多款型号，满足工业控制、物联网等场景需求。产品采用工业级设计，具备出色可靠性、抗干扰能力和安全特性，通过EMC测试并支持数据加密。开发板提供丰富接口（千兆网口/HDMI/PCIE等）和1-8GB存储配置，核心板采用邮票孔/120P连接器设计。璞致提供完善技术支持（文档/代码/咨询），助力客户加速产品研发。公司专
FPGA中文名称“现场可编程门阵列”，是一种可重复变成的器件，是在PAL（可编程逻辑阵列）、GAL（通用阵列逻辑）、CPLD（复杂可贬称逻辑器件）等传统逻辑电路和门阵列的基础上发展起来的一种半定制电路，主要应用在ASIC（专用集成电路）领域，即解决了半定制电路的不足，又克服了原有可编程器件门电路有限的缺点，其重要的特点是“可重复编程、低功耗、低时延、算力强”。4、数字电路（组合电路，触发器，特别是
是以二进制信号处理为核心的半导体技术，通过逻辑门、触发器、存储器等单元实现复杂功能。关键技术涵盖先进工艺节点（如3nm FinFET/GAA晶体管）、低功耗架构（时钟门控、电压调节）及高效设计方法学（EDA工具、IP复用）。当前挑战包括物理极限（量子效应）、设计复杂性和成本激增，未来趋势聚焦3D集成、Chiplet异构整合及新材料（GaN、碳纳米管）探索，持续推动算力与能效突破。列举常见的 IC
全志V85X （包括V853、V853S、V851S、V851SE等）是一颗面向智能视觉领域推出的新一代高性能、低功耗的处理器SOC，可广泛用于智能门锁、智能考勤门禁、网络摄像头、行车记录仪、智能台灯等智能化升级相关行业。V85X 集成ARM Cortex-A7和RISC-V E907 双CPU，内置最大 1T 算力 NPU，使用全志自研 Smart 视频引擎，最大支持5M@25fps H.265
基于Xilinx UltraScale+16 nm KU5P芯片方案基础上研发的一款双口100 G FPGA光纤以太网PCI-Express v3.0 x8智能加速计算卡，该智能卡拥有高吞吐量、低延时的网络处理能力以及辅助CPU进行网络功能卸载的能力，达到最大化地节约CPU算力，降低CPU占用同时也降低功耗。光纤连接器为QSFP28，支持100G支持以太网等协议。基于KU5P的双路100G光纤网络
Horizon Robotics Developer Kit X3 Serials，包括RDK X3、RDK X3 Module两款产品，共同搭载了地平线旭日3系列高性能的智能芯片，具有5Tops端侧推理算力，同时尺寸、接口保持对树莓派4B、CM4等产品的兼容性，方便开发者快速集成。旭日X3pi产品上市有一段时间了，从去年2023.1到现在，X3派社区，地平线开发者平台HHP，机器人操作系统tro
前言\qquad本文将介绍I2C总线、SHT3x DIS温度传感器的相关知识以及OpenHarmony的HDF驱动和NAPI框架的使用方法。一、I2C总线原理\qquadI2C总线是飞利浦公司开发的一种双向二线制同步串行总线。只需要两根线便可在连接于总线上的器件之间进行传输信息。I2C通信为点对点通信，存在主设备和...
基于XCVU13P FPGA的4路100G光纤PCIe低时延高性能计算加速卡，该加速卡采用PCIe Gen3x16, FH3/4L全高3/4长，主动散热方式，拥有高吞吐量、低延时的网络处理能力以及辅助CPU进行网络功能卸载的能力，达到节约CPU算力，降低CPU占用率同时也降低功耗的特点。光纤连接器接口采用标准QSFP28封装，支持4x100G以太网接口业务等。
数据管理上，热数据像常用的模型参数就放缓存或内存，冷数据像老的训练数据就放 SSD，再搞点数据压缩编码，就像把东西整理得更紧凑，空间利用更合理，这样 GPU 服务器在处理大规模数据时才能跑得稳。模型简化里的剪枝就像给模型 “减肥”，去掉多余的连接和神经元，量化把参数精度变一变，知识蒸馏把大模型的知识传给小模型，都能让模型更 “苗条”，计算起来更快更轻松，就像跑车减重后跑得更快。低功耗设计像 ARM
VU13P-4Q 是一款基于XCVU13P FPGA的4路100G光纤PCIe低时延高性能计算加速卡，该加速卡采用PCIe Gen3x16, FH3/4L全高3/4长，主动散热方式，拥有高吞吐量、低延时的网络处理能力以及辅助CPU进行网络功能卸载的能力，达到节约CPU算力，降低CPU占用率同时也降低功耗的特点。光纤连接器接口采用标准QSFP28封装，支持4x100G以太网接口业务等。
训练过程中的数据加载、参数交换、梯度同步等操作都需要高存储带宽支持。将数据读取、数据预处理计算、以及芯片上的模型计算三个步骤异步并行执行。影响算力利用率的因素包括算法特性、数据依赖性、内存带宽限制等。数据预处理与加载的优化需要综合考虑数据特性、硬件配置、训练框架等多个因素。主要厂商包括寒武纪、华为昇腾、海光、壁仞、燧原、沐曦、摩尔线程等。需要硬件、网络、软件、算法等多层面的协同优化。数据访问模式、
当信号从一个时钟域传递到另一个时钟域时，会产生**亚稳态（Metastability）**问题：触发器在 setup/hold 时间违例时可能进入不稳定状态，导致输出不确定，进而引起数据丢失、腐坏或系统故障。MTBF 越大，系统越可靠。（Metastability）是一种常见的时序问题，尤其在多时钟域（Clock Domain Crossing, CDC）或异步信号处理场景下。亚稳态是指触发器（F
近年来， 诸如 TPU、MPU、DPU 等的”X”PU 们似乎层出不穷，市场经常会对这些新创造出的名词感到困惑： 为什么会出现这么多的单元？本质上是由于 CPU 的算力到达瓶颈了，背后是通用计算时代的终结。从发明 以来， CPU 算力的提升主要依靠两大法宝：一是提高时钟频率，但时钟频率提升面临瓶颈了。 因为越高的时 钟频率， 意味着每秒可执行的运算次数越高，但随着电压下降到 0.6v 的“底限”，
汽车毫米波雷达正在迎来大规模新旧技术替代周期。和高算力芯片、激光雷达、800万像素摄像头一样，时代抛弃你，只是时间问题。作为业界首款专用16nm成像雷达处理器，恩智浦宣布S32R45已经投入量产，并将于2022年上半年开始首次用于客户量产。作为全球毫米波雷达芯片的头部供应商，恩智浦正在带动这一波4D成像雷达升级潮加速。相比于传统毫米波雷达，4D成像雷达通过高分辨率点云来感知汽车周围环境，从而增强环
rk3399pro是 瑞星微新出来的带NPU的ARM芯片，在发布之前，NPU的算力2.4TOPS， 而发现之后实测达到了3.0TOPS，如此强大的计算能力，jetson nano的计算能力是0.47TFlops，两个单位有区别，只能用实际的网络计算来比较二者的算力。总体来说，rk3399pro的算力非常强大，比我预期的好很多，在不大修改网络的情况下，是可以直接拿来用的，但是缺点也是这个，对一些自定
这里便于理解，我们先了解一下挖矿的发展，我们知道在比特币挖矿的过程中需要消耗算力，这个算力是机器提供的，简单来说就是让机器来计算一定难度的结果值（该结果值满足一定的要求，比如说前面必须要有18个0等）。而计算的过程交给计算机，早期大家都是用电脑的CPU来进行挖矿，后来大家使用GPU来进行挖矿。在2013年作用，低成本灵活性强的FPGA才被用于挖矿。但是随着算力要求越高，矿机厂商转而采用能效更高的A
绿算轻舟系列FPGA加速卡，不仅是硬件加速的载体，更是企业智能化升级的战略伙伴。从云端到边缘，从数据洪流到智能决策，它以。的特性，持续赋能数字经济核心场景。未来，绿算将继续深耕FPGA生态，携手合作伙伴，共同打造更高效、更绿色的算力基石！面对4K/8K、VR/AR等内容爆发，绿算轻舟FPGA加速卡以。在工业4.0与智慧医疗领域，绿算轻舟FPGA加速卡通过。，推动关键场景的技术升级。能力，重塑媒体生
然而，PyTorch作为深度学习主流框架，其原生生态对FPGA支持薄弱，开发者常陷入“工具链断层”的困境。本文将深入剖析PyTorch FPGA加速的核心实战路径，从模型转换到性能调优，提供可直接落地的技术指南，助您突破边缘AI的性能瓶颈。当您能用PyTorch代码行驱动FPGA硬件的脉动，便真正掌握了AI落地的“硬件语言”——这不仅是技术突破，更是边缘智能时代的生存法则。实测显示，FPGA的模型
本文介绍了Xilinx Vivado中设置下拉电阻的Tcl约束命令set_property PULLDOWN true [get_ports <port_name>]。该命令用于在XDC约束文件或Tcl控制台中为指定端口配置物理下拉电阻，防止输入信号悬空。文章详细解析了命令结构，提供了Verilog设计示例和对应的XDC约束文件，并列举了按钮输入、配置引脚等典型应用场景。同时对比了In
Q7~Q0用板子上的8个LED灯表示，预设值D7~D0以及清零、预置、使能端用12个拨码开关表示。时钟频率为1Hz，由100MHz主晶振分频得到。用Verilog HDL描述74161，例化该module组成一个8位计数器，并在EGO1开发板上实现。PE=0，同步置位：时钟上升沿沿来的时候检测到PE低电平，把D的数字赋到Q上去。CR=0，异步清零：检测到CR低电平，直接清零。2. 反馈清零法/置数
========================design source===constrain source ======添加 (* MARK_DEBUG="true" *)===============约束文件中多了时序约束的语句======把复制的代码添加到源文件最后，并做如下修改完整代码如下======点OK关闭，通过SYNSIS -> Set Up Debug 配置Debug配置前先保
对于PCIe Mwr中的地址段部分，指的是字节的起始地址；递增时按所发长度的字节数量地址；对于Length字段，以DW表示。
本文介绍了时序约束在FPGA设计中的重要性及其应用方法。时序约束用于定义时钟频率、输入输出延时等参数，确保设计满足时序要求。未添加约束可能导致功能错误，尤其在复杂或高频设计中更为明显。文章以50MHz系统时钟为例，详细说明了在XDC文件中添加时钟约束语句的方法，并介绍了通过Vivado图形界面设置约束的步骤，包括时钟周期、上升沿/下降沿等参数的配置。最后强调了将约束保存到XDC文件的重要性，并指出
时序约束对于学FPGA的人来说，好像是一个比较“高深”的技术。初学者跑工程时，由于运行速率（时钟频率）比较低，往往不需要做这一步骤。好像也没啥影响。那为什么聊FPGA的时候总是逃不开这个东西呢，就让人感觉不会时序约束就没入门一样，找工作的时候很多招聘要求还把它放在加分项上。
特性Vitis HLS 综合Vivado 逻辑综合抽象级别从 算法 到 架构从 架构 到 物理逻辑门工作内容将 C++ 的行为翻译成电路蓝图 (RTL)将电路蓝图 (RTL) 翻译成具体的 FPGA 逻辑单元 (LUT, FF)好比是设计师（规划功能和结构）施工队（使用具体材料建造）所以，您必须先经过 HLS 综合，再进行 Vivado 综合。HLS 负责把您的“想法”变成“图纸”，而 Vivad
Vivado下载安装教程
本文档旨在描述清楚，如何通过microblaze在线更新FPGA程序；给自己做记录，给他人做分享；使用vivado2018.3开发；
指的是在 AXI-Stream 协议里，除tdata外还有一些伴随的数据字段（叫sideband，比如tlasttusertkeeptdesttready=0tdatatlasttuser。
FPGA部署LeNet-5(vivado与vitis篇)
本系列文章将设置不同条件对Vivado编译速度进行详细测试，评估哪些手段能提高Vivado的编译速度。
文章以ODDR, OBUFDS以例，介绍了 Vivado 语言模板块的使用，同时综合了HDMI的TMDS编码、串行数据发送，TFT显示等模块，主打显示的的小工程，值得FPGA发烧友学习
data(data)// data 是 wire，由 DUT 驱动。块仅用于仿真，综合工具（如 Vivado、Quartus）会忽略其中的代码。// 通过 reg 间接驱动 wire。// 输出信号声明为 wire。// 必须声明为 reg。表示电路中的物理连线，值由驱动源实时决定，自身不存储状态。，不可综合，硬件初始化依赖复位逻辑。若需在硬件中初始化寄存器，应通过。// 初始化时钟和复位。
AGM AG32内置RISC-V MCU + CPLD, 可以替代很多原来采用STM32 MCU + CPLD的应用，在此汇总一些常见问题，帮助大家减少开发中的疑问，加快开发进度。
前段时间，我们介绍过《AMD FPGA设计优化宝典：面向Vivado/VHDL》，那本书以VHDL语言为主线，深入讲解了FPGA结构、代码风格与设计收敛方法，让不少使用VHDL的工程师直呼“终于有系统教材了”。而今天要推荐的这本—— 《AMD FPGA设计优化宝典：面向Vivado/SystemVerilog》， 可以说是同一体系下的“姊妹篇”，但同时更贴近国内主流工程师的设计习惯。对于使用Viv
Xilinx参数化宏(XPM)中的xpm_cdc_array_single模块用于多比特数据的跨时钟域传输。该模块通过同步器链实现数据安全传输，支持1-1024位宽数据，具有配置灵活的同步寄存器级数(DEST_SYNC_FF)和源输入寄存器选项(SRC_INPUT_REG)。适用于静态配置寄存器、低频更新数据等场景，但不适合高频变化数据。典型延迟为DEST_SYNC_FF个目标时钟周期，使用时需确
有一个折中的办法，在保证所有的配置都是默认的情况下（没有经过修改），一般出现这个现象BOOT是在QSPI模式下，将BOOT的模式也就是拨码开关修改到JTAG模式，我改完后就可以使用了，不会出现这个报错。可以试试重新编译vivado工程生成比特流和.xsa文件，重新导入到vitis试试可不可以解决。这个方法我没有解决。但是检查工程àsrcàlscript.ld没有发现有什么不对的地方。经过查找也没发
Vivado综合工具参数优化指南 Vivado提供多种参数控制综合优化方向，主要包括： 1.层次优化：flatten_hierarchy选项控制模块展平程度，full完全展平，none保留层次，rebuilt折中方案； 2.状态机处理：fsm_extraction自动优化编码，可指定onehot或sequential编码； 3.资源共享：resource_sharing控制算术运算共享，contr
书接上文，本文测试Vivado的两种非GUI模式即Tcl-Project Mode和Tcl-Non-Project Mode能否提高编译速度。先说结论，测试结果表明：两种模式均无法提升编译速度，甚至更慢。
摘要： 本文记录了调试正点原子ZU4EV开发板时遇到的Labtools 27-3421报错问题，发现是由于误将拨码开关的ON/OFF方向理解错误导致。用户误以为"0=OFF"，实际正点原子的设计是"0=ON"，导致POR_B信号被下拉，PL电源未就绪。解决方法是将4位拨码全部拨向"ON"侧（数字0），重新上电后Vivado成功识别设备。关
摘要：本文介绍了使用Vivado软件进行FPGA开发的基本流程：1)创建工程并选择FPGA型号；2)添加设计文件、约束文件和仿真文件；3)编写代码后依次执行综合、实现和生成比特流文件；4)连接FPGA板卡并烧录生成的比特流文件。开发过程中需要注意FPGA型号支持包的安装，以及调试信号(ILA核)会生成.ltx调试文件。整个流程涵盖了从工程创建到最终烧录的关键步骤。
fpga开发
——fpga开发
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
松山湖开发者村综合服务平台
九章云极普惠算力
深开鸿 技术专区
鲲鹏昇腾开发者社区
2048 AI社区
火山引擎 ADG 社区
