登录社区云，与社区用户共同成长
邀请您加入社区
1、晶圆厂foundry专门从事半导体晶圆制造生产，接受其他无晶圆厂设计公司委托，制造芯片，是整个微电子行业的基础。如TSMC（台积电）、global foundry、UMC、中芯等。2、无晶圆设计公司fablessFabrication less的组合 是指没有制造业务，只专注于芯片设计的公司，如博通、高通、英伟达、AMD、华为海思、紫光等。3、EDA软件公司自动化软件生产厂商，为集成电路设计提
随着车载、机器人、工业视觉、医疗设备等系统不断采用多摄像头方案，前端图像传感器数量越来越多。不同摄像头可能承担前视、后视、左视、右视，或者不同区域和不同类型图像的采集任务。多路摄像头同时工作时，系统通常会遇到主控 MIPI CSI 接口数量有限、多路图像需要同步、输入数据速率不一致、主控处理压力较大以及研发现场难以定位异常等问题。明德扬围绕多路 MIPI 视频接入与主控互联，提供基于 FPGA 的
使用Gowin时遇到了一下报错的提示：定位到括号里面的语句：首先根据错误代码的数字查看用户消息帮助文档：官方手册给出的建议是添加分号，但是这条语句末尾已有分号，再考虑这句话用的语法enum：查看Verilog标准语法时发现在Verilog中没有提到对enum的描述：在systemverilog中才有enum的解释:推测这里使用的是systemverilog的语法导致Verilog的编译环境不兼容了
FPGA主要调用selectio IP核进行LVDS实现，传输速率选择DDR格式，难点主要在于把图像数据RGB格式或是YUV格式数据转换为RAW格式送到LVDS的IP核里面；FPGA器件型号为xilinx 7系列，与FPGA进行图像传输的器件为海思3559A器件；MIPI LVDS RAW10格式。
这个错误主要原因是软件和FPGA的MIPI配置没有一致导致的；比如图像分辨率行、宽、帧率、消隐器，Lane线速率等；这个问题主要是软件那边丢帧导致的；
本次测试方法为：尽力读写，读写地址随机，不关心是否读写错误，统计1秒内读写的数据量。读写数据量：69308272 + 69308034 = 138616306拍。读写数据量：93464475 + 93464269 = 186928744拍。读写数据量：57977440 + 57977315 = 115954755拍。读写数据量：98617833 + 98617599 = 197235432拍。（1
飞腾D3000M天脉开发板基于国产处理器与双国产操作系统，采用子卡+载板架构，具备小体积、宽温高可靠、接口丰富等优势，可满足航空机载、航天控制、军工指控及高端工业等领域对实时性、自主可控与环境适应性的严苛要求。其开发量产平滑过渡、全栈国产化设计，有效解决行业痛点，助力嵌入式系统国产化落地，应用前景广阔。
说明机器人前后左右多方向MIPI摄像头的FPGA聚合架构、主控配置触发分工、通道监控与输入输出参数核对。
针对复旦微FMQL100TAI开发套件，梳理8大高频问题：是否需专用仿真器（I-JET用于深度调试）、支持操作系统（天脉实时系统及Linux等）、PCIeRT模式兼容性、RapidIO互联需转接底板、例程源码提供情况（部分仅二进制）、视频输入扩展能力、PL时钟可调性、开发板是否可用于量产（建议使用核心板级产品）。全面覆盖选型、开发与部署全流程，助力高效开发。
MR（内存注册）是RDMA编程的核心，本质是在HCA与操作系统间建立内存访问契约。它锁定物理页、建立IOMMU映射，并生成L_Key/R_Key供本地/远程访问。注册时需确保地址与大小页对齐，避免IBV_WC_MW_BIND_ERR等错误。推荐一次性注册大内存池，复用MR减少开销。注意线程安全、内存锁定及权限配置，避免频繁注册。掌握MR管理“黄金法则”，可显著降低调试成本，提升性能稳定性。
本文聚焦嵌入式项目国产化中的软件瓶颈，梳理天脉3、VxWorks6.9、银河麒麟等系统在BSP适配、源码交付与License授权方面的核心问题。指出原生BSP仅覆盖基础外设，定制化开发常需应对接口、功能与裁剪需求；U-Boot源码交付需签保密协议，量产阶段应配置Flash写保护；操作系统采用“开发+运行”双授权模式，需按席位与设备数分别计费。建议软硬件同步评估、明确交付清单、预留适配周期，以提升国
本方案采用FPGA与STM32混合架构，FPGA负责硬实时的周期性帧装配与收发，STM32通过FMC映射的DPRAM透传数据，实现100ns级抖动控制。
本实验完整搭建 FPGA 音频采集存储回放系统。硬件层面熟悉 AN831 音频扩展模块、WM8731 编解码芯片，理解 I2C 配置总线、Right Justified 右对齐数字音频协议；软件层面掌握状态机控制、串并转换、异步 FIFO 跨时钟域处理、AXI 总线操作 DDR3 存储器。实验打通模拟音频、数字串行音频、FPGA 逻辑、片外存储整个链路，是 FPGA 语音识别、语音回放、音频处理等
打地鼠游戏 FPGA 设计，采用 Verilog 编写并基于 Quartus 工程实现，包含 LFSR随机数、游戏控制、LED地鼠显示、按键击中检测、分数统计和倒计时数码管显示，支持 Cyclone IV FPGA开发板验证。
如需要代码联系博主。本工程基于 QC-FPGA-C1 FPGA 开发板完成多外设控制系统设计，采用 VHDL 编写，顶层实体为。系统包含 UART 地址帧通信、LED 显示、蜂鸣器、数码管、电机、8×8 点阵以及 LCD1602 本地菜单控制等功能。开发流程中，ModelSim 主要用于 RTL 功能仿真，Quartus II 主要用于工程综合、引脚分配、布局布线、时序分析以及生成 FPGA 下载
本文解析了AXI-FIFO主机接口的实现方案，核心模块通过将复杂AXI协议转换为类FIFO的本地总线接口，简化了DDR4读写操作。设计采用状态机自动处理Burst拆分、地址递增等AXI协议细节，并提供了数据校验机制。Verilog位复制语法被用于测试数据生成，工程具有协议抽象、易于集成等优势，适用于图像处理、数据采集等场景。
C语言描述分析时序，结合手册。
ADC（Analog-to-Digital Converter，模数转换器）是将转换为的核心模块，是数字系统（MCU/处理器）与物理世界模拟信号交互的桥梁。
模块的输入和assign赋值语句都是wire类型。always语句中，左值必须显示声明为reg类型。fr:徐海涛(hunkxu)
本文介绍了使用Modelsim进行Verilog仿真的基本流程，包含JK触发器代码实现与测试方法。首先讲解如何新建工程、添加Verilog文件并编译，重点强调路径命名规范（避免中文和空格）。接着演示仿真设置、波形查看和仿真控制操作。文章提供了两个关键代码文件：JK_code.v实现了一个可综合的JK触发器模块，包含时钟控制、复位功能和状态更新逻辑；jk_code_test.v则是测试模块，用于生成
SystemC 是一种基于 C++ 的硬件描述语言，通常用于高层次的硬件建模和系统设计，特别是在嵌入式系统、硬件加速器以及复杂系统级设计中。相比之下，C/C++ 更适合于算法级的建模与设计，适用于快速开发和算法验证，但它在系统级硬件设计、并行性和时序建模方面的功能不如 SystemC 强大。SystemC：通过硬件抽象，能够让设计人员在更高的层次上描述硬件特性（例如时序、并行性、总线协议等），并与
君正科技T32LQ是一款面向智能视频应用的高性能低功耗处理器，支持4K分辨率(3840×2160@25fps)的H.264/H.265/JPEG编码。其核心配置包括1.2GHz双核XBurst1处理器、1TOPS NPU算力、12bit RAW ISP处理能力，以及DDR2/DDR3内存支持。该芯片具备多接口输入(MIPI-CSI/DVP/BT1120)和显示输出功能，适用于IPC摄像头、车载DV
本文提出了一种基于FPGA的16QAM通信链路实现方案，系统包含完整的调制解调模块。采用217卷积编码和维特比译码实现差错控制，通过16QAM映射/逆映射完成信号调制，并实现了上/下变频处理。系统创新性地设计了基于PN导频和CORDIC算法的频偏锁定模块，以及基于相关峰的定时点提取和帧同步机制。Verilog核心接口模块实现了信号处理全流程，包括卷积编码、16QAM调制、频偏补偿、解调译码等功能。
Tcl，verilog，自动例化
Verilog中的real数据类型用于表示64位双精度浮点数，遵循IEEE754标准。主要用于仿真建模，不可硬件综合。支持基本数学运算和系统函数，常用于模拟电路、温度传感器建模和物理系统仿真等场景。需要注意精度误差、性能较慢等问题，建议在算法验证和测试平台等非综合环境中使用。通过示例展示了real类型的声明、赋值、运算及与整型转换等操作，强调其在系统级建模中的实用性及硬件实现的局限性。
6.如果指定的时延比由 Vivado HLS 判定的时延多 3 个或 3 个以上周期，Vivado HLS 会向运算的输出以及运算的输入侧添加寄存器。Vivado HLS 会自动判定任何附加的寄存器的位置。5.如果使用latency添加的时延比vivado hls判定的时延多2个时钟周期，vivado hls会向运算符输出和输入侧都添加新的输出寄存器。4.如果使用latency添加的时延比viva
（相位累加器精度）NCO 里相位累加器寄存器的位宽（比如 32 位），决定了频率分辨率（Freq Resolution = f_clk/2^(PhaseAccWidth)）。（角度分辨率）从相位累加器的高位中取多少位做查表地址。决定 LUT 的深度。（幅度精度）LUT每个采样点存储的幅度值位宽（比如 12 位、16 位），决定输出幅度的量化精度。Angular Resolution和 Magnit
原因：缺少xilinx primitive文件。解决方法：在vcs指令中添加如下指令。
8.不同的sensor有差异，特别是老化的sensor，接口容易不稳定，建议是训练时间稍微长一点，特别是高温或者低温恶劣条件下，3.在对这些影响当前帧或者下一帧的寄存器，一旦更新，设置或者改变，必须要进行refresh刷新，或者说是flush，或者说。2.sensor设置中，曝光时间，曝光模式，最小帧时间，最大帧时间，帧模式，行间隔，开窗，数字增益，模拟增益这些。5.一般所存寄存器值的目的是对下一
uart串口发送和接收字符串仿真发送字符串“from my rsic-v soc uart !!!!!!”
1、用qartus软件2、用verilog语言3、输入两组16位二进制数据，使lcd1602在第一行上显示字符串consume与第一组转换成十进制输入的数据，第二行显示字符串rest与第二组转换成十进制输入的数据
|：符号左边和符号右边有一个为真，则输出为真。|：将符号左边的数与符号右边的数进行按位操作。verilog中|与||的区别。
将输入的信号改一下，改成s=sin(0.1*pi*t)+sin(0.3*pi*t);，参考信号改成s0=sin(0.1*pi*t);从图中可以看出：期望信号选择噪声信号或者正弦波信号均可得到较好结果。
【代码】fpga系列 HDL：verilog latch在fpga中的作用 & 避免latch的常见做法。
Metasploit 是一款开源的渗透测试框架，它被用来发现和利用安全漏洞。Metasploit 可以自动化测试流程，从枚举目标主机开始，到识别目标的漏洞并使用有效载荷来尝试获得对目标系统或网络的控制。Metasploit 带有一个强大的数据库，其中包含了大量的漏洞信息并与工具本身紧密集成。Metasploit 由 Rapid7 公司开发和维护，支持多种操作系统和不同类型的漏洞。
举个例子被除数为900，实际位宽为10，width1给到12，这时12位的被除数高位有两个0，除数为50，实际位宽为6，width2可填6-8以保证除数高位0的个数小于等于2即可。在FPGA中做除法运算需要大量逻辑单元，尤其是高精度或大位宽运算，这会显著增加资源消耗，本文介绍一种使用只verilog不调用任何ip实现除法运算，通过状态机模拟竖式运算过程，其中状态1商最高位，状态2依次从被除数补位做
sv和UVM参数化类的相关介绍不多，但实际使用起来与普通类有微小的差异，无论是声明，注册还是转换。
上网看别人的解答，基本是对的。我在用ddr mig ip的时钟作为fifo的时钟，复位的时候，时钟也在复位，导致fifo复位的时候，没有写或者读时钟，从而导致混乱。给fifo的复位信号延长一段时间（相对mig ip的复位信号）做项目过程中，遇到了这个问题。
设备及软件:装有Quartus‖软件完成设计数字系统的计算机目的:1.了解系统相关功能电路图与印刷电路图的设计、绘制,并完成相关流程的设计以及硬件描述语言VHDL程序的编写、设计与综合和调试仿真工作
本示例，使用 AXI4 流量发生器，通过 NoC 读写块 RAM。IP 包括：模拟时钟生成器、AXI4 流量生成器、AXI NoC、AXI4 Block RAM 控制器和内存生成器创建块 RAM。通过 IP 集成器推断 NoC、时钟发生器和互连。创建设计后进行仿真，详细分析传输流程和时延。
详细介绍了systemverilog中静态和动态的概念，从变量和方法的两个角度进行介绍，给出了每个成员的特性，并寄出了实际的例子。
8051软核处理器设计实战第六篇，为处理器添加指令支持
在插入模式下，按下alt键（不要松开），接下来按下h，j，k，l，o，p，这些按键的功能会恢复(光标上下左右移动，开新行，黏贴)同时alt+w会删除光标所在位置的单词。
fpga开发
——fpga开发
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
海思HiSpark开发者社区
DAMO开发者矩阵
openEuler 社区
AI硬件创业社区
AI Agent技术社区
乐奇 Rokid 开放社区
