登录社区云，与社区用户共同成长
邀请您加入社区
AI算力芯片呈现多元化发展格局，涵盖CPU、GPU、TPU等十大品类，分别承担通用计算、AI训练、推理加速等不同功能。这些芯片在封装形式、引脚布局和工作特性上差异显著，对测试设备提出高频、高精度、宽温适应等严苛要求。德诺嘉电子开发的专用测试座采用X-pin探针技术和一体化散热设计，可满足各类芯片在信号完整性、功耗测试及可靠性验证等方面的需求，已成功应用于GPU、NPU等芯片的测试场景，测试良率最高
纵观2026年的SoM开发服务市场，单纯的硬件供应商价值正在衰减，而具备深度技术整合能力、场景化方案落地经验和弹性服务模式的服务商正成为中流砥柱。行业趋势清晰指向：一是软硬协同优化，服务商需提供从底层驱动到上层应用框架的支持；二是国产化与自主可控成为不可逆的供应链考量；三是AI边缘推理与实时处理的需求激增，对SoM的算力、能效和接口带宽提出更高要求。从消费者（即企业客户）需求角度，他们不再仅仅购买
一块工业级数据采集卡，其本质是对麦克斯韦方程组与基尔霍夫定律的深刻应用。从接口处的TVS泄放，到MUX开关的电荷注入抑制，再到隔离电源的纹波滤除，任何一个电路节点的妥协，都会让高位ADC沦为数字噪声发生器。ZLinear开源电子坚持“开源原理图与源代码”，正是希望打破高端工业测控的电路黑盒。当你拿到DABL-G511的5页全原理图时，你看到的不仅是连线路径，更是对抗干扰的物理防线。欢迎访问ZLin
设计一块工业级数据采集卡，犹如在毫伏与兆赫兹的夹缝中走钢丝。时钟抖动、电荷反冲、地线耦合，任何一个微观物理现象的失控，都会让纸面上的高位ADC沦为废铁。ZLinear开源电子坚持以极致的硬件架构与毫不妥协的隔离设计，突破这些物理边界，并秉持开源精神，将设计的黑盒彻底打开。如果你渴望摆脱闭源商业卡的束缚，或者正在挑战极高难度的工业测控项目，欢迎访问ZLinear官网获取全套开源资料。在这里，我们不仅
本文测试了TI公司LMC6482AIM双通道轨到轨CMOS运算放大器的基本特性。该芯片具有3V-15.5V宽工作电压范围、超低20fA输入偏置电流和轨到轨输入输出特性，适用于高阻抗传感器信号调理。测试发现其5V供电时工作电流仅0.8mA，15V时约1mA，能实现峰峰值10V的正弦波跟随放大。初始测试异常是由于电源引脚虚焊导致，修复后验证了其良好的信号跟随性能。该芯片特别适合便携式仪器、数据采集系统
从SAR ADC的微伏级建立精度，到三重隔离的电磁兼容设计，打造一块高精度工业数据采集卡，是对硬件工程师综合实力的极限考验。ZLinear开源电子通过开源的胸怀和硬核的技术，将原本高高在上的工业级方案拉下神坛。如果您正在寻找靠谱的数据采集方案，或者希望深入学习工业DAQ的底层设计，欢迎访问ZLinear官网获取全套资料，让我们共同推动工业测控技术的普及与进步！
在工业数据采集领域，“测得到”只是及格线，“测得准、守得住”才是核心竞争力。从精密的模拟前端调理到坚固的三重隔离防护，ZLinear开源电子始终致力于用开源的精神和硬核的技术，为工程师提供最可靠的测控武器。欢迎访问ZLinear官网或登录电商平台搜索“ZLinear开源电子”，获取全套开源资料与技术支持，让我们一起，精准感知世界！
本文介绍了基于国产紫光HiYou开源开发板(OPHW-25H)的光纤通信实验。该开发板搭载紫光同创Logos-2系列芯片，内置6.6Gbps高速串行接口(HSSTLP)。实验详细说明了HSST IP核的安装配置流程、光纤通信测试例程的工程搭建步骤，包括IP参数设置、管脚分配和调试方法。通过连接SFP0接口的光模块，可验证数据收发功能，并利用Debugger观察K码校验过程。实验展示了该开发板在高速
从MCU到MIPI的显示通信演进 本文系统剖析了主流LCD显示接口技术，揭示了不同应用场景下的接口选择逻辑。文章首先建立了从应用层到物理层的三层通信模型框架，随后详细解析了四种关键接口技术：MCU接口适用于小尺寸低功耗场景，通过GRAM实现简单控制；RGB接口采用实时像素流传输，适合中低分辨率视频应用；LVDS接口利用差分信号解决高速传输难题，支持更高分辨率；MIPI DSI作为移动设备主流方案，
演示一开始，先介绍了一块经济型PCIe Gen5 Retimer卡。下方是一个 PCIe Gen5 x16 金手指；右侧扩展出两个 Gen5 x8 MCIO接口；通过MCIO线缆与其他设备连接。相比很多传统Retimer板卡，它并没有采用Straddle Mount结构，而是更加偏向工程验证环境中的灵活扩展。使用Intel PCIe Gen5服务器搭配国产摩尔线程GPU （2倍厚度）通过MCIO线
小眼睛科技联合紫光同创推出基于国产FPGA的HiYou开源开发板（OPHW-25H），配备PCIe接口和1Gbit DDR3存储器。实验通过PDS软件配置DDR3 IP核，实现读写控制，验证DDR3在400MHz时钟下的工作性能。开发板支持AXI4总线协议，提供完整DDR3控制器解决方案，包括自刷新、写均衡等功能，最高速率达800Mbps。实验演示了DDR3初始化、数据检测和时钟锁定等状态指示功能
小眼睛科技联合紫光同创推出基于国产Logos-2芯片的HiYou开源FPGA开发板（OPHW-25H），具备PCIe接口和全方位开源特性。本文详细介绍通过该开发板实现HDMI彩条显示的实验，包括1920*1080@60视频时序生成原理、TMDS编码转换技术及模块化设计架构。实验采用Verilog编写的同步时序模块和彩条生成模块，成功在显示器上呈现8条均匀分布的彩色条纹，展示了国产FPGA在视频处理
小眼睛科技联合紫光同创推出基于国产FPGA芯片的HiYou开源开发板(OPHW-25H)，具备PCIe接口和全方位开源特性。本文详细介绍了该开发板的串口通信实验，包括实验原理、模块设计和实现过程。实验通过USB转串口模块实现FPGA与PC通信，波特率115200bps，1秒发送一次"www.meyesemi.com"，同时接收PC发送的十六进制数据并通过LED显示。开发板采用紫
摘要：小眼睛科技联合紫光同创推出基于国产FPGA芯片的HiYou开源开发板(OPHW-25H)，该开发板具备PCIe接口和全方位开源特性。文章详细介绍了开发板上的LED控制实验，包含按键消抖模块、计数控制模块和LED显示模块的设计实现。实验通过按键切换三种LED显示模式（流水灯、交替闪烁、暗灯流水），展示了FPGA模块化设计方法，包括子模块设计、消抖处理和状态机控制等关键技术。开发板为国产FPGA
深圳市小眼睛科技联合紫光同创推出基于国产FPGA芯片的HiYou开源开发板（OPHW-25H），该开发板具备PCIe接口和全方位开源特性。文章详细介绍了通过FPGA实现按键控制LED灯顺序点亮的实验，包括实验原理、源码设计及硬件管脚分配。实验利用50MHz时钟信号，通过计数器实现0.5秒间隔的LED状态切换，最终实现4颗LED灯按设定顺序循环点亮和熄灭的效果。该实验展示了国产FPGA开发板在嵌入式
OCV（On-Chip Variation，片上偏差）指同一芯片上不同位置的器件由于工艺、电压、温度的局部差异而表现出的性能偏差。工艺节点 推荐 OCV 方法 原因180nm ~ 130nm Flat OCV + guardband 库不提供 AOCV/POCV 模型90nm ~ 65nm AOCV（可查表定制） 有 distance-based OCV 数据40nm ~ 28nm AOCV +
摘要：安森美NTMFS5C410NT1G是一款40V/300A功率MOSFET，采用SO-8FL封装（5×6mm），具有0.92mΩ超低导通电阻和166W耗散功率。该器件基于PowerTrench工艺，适用于大功率开关电源、服务器供电和电动工具等应用，能显著提升系统效率。其紧凑封装设计支持高密度布局，5引脚配置优化了散热和电气性能。关键应用包括同步整流、电机驱动和电池管理系统，特别适合需要高电流能
MPQ8632GLE-4是一款4A/18V同步降压转换器，采用3x4mm QFN-16封装，适用于通信设备、服务器等紧凑型电源系统。该器件采用自适应COT控制模式，无需复杂环路补偿，具备快速瞬态响应能力。支持200kHz-1MHz可编程开关频率，0.5%参考电压精度，集成过流、过压保护及PowerGood指示功能。其4.5-18V宽输入范围覆盖多种应用场景，4A连续输出能力配合0.611-13V可
选用好用又不落伍的在线FPGA-Verilog编程设计模拟仿真软件工具，看到了Makerchip，相关应用案例也不少，特别是SoC项目案例。于是用AI工具--IMA-copilot生成了相应运行案例，始终跑不通，只有Makerchip自带的案例可以运行，尽管有警告。转用龙虾工具--MuleRun生成编码测试，修改了几次，终于完全运行，特地撰文记录下来。
随着AMD Versal自适应SoC在AI推理、边缘计算等复杂场景的应用，系统验证已成为开发瓶颈。传统FPGA模块化验证难以应对AIEngine、PL和软件协同工作的异构系统挑战。
AD2S82AHPZ是一款高精度旋变数字转换芯片，采用BiMOSII工艺和PLCC-44封装，支持10-16位可编程分辨率，最高精度达±22角秒。其核心为Ⅱ型伺服跟踪环路架构，通过比率乘法器、相敏解调器等模块实现实时角度跟踪，跟踪速率最高1040RPS。芯片提供速度输出、方向信号等辅助功能，可直接构建闭环控制系统。该器件具有±12V宽电压供电、300mW低功耗特性，适用于数控机床、工业机器人、航空
写电路 (RTL)：用logic(四态)。写测试平台 (Testbench/验证)：用bitint(两态) 来处理非硬件信号的数据。你在书上看到关于int和integer的区别了吗？integer是 Verilog 留下的老古董（四态），而int才是 SV 的亲儿子（两态）。想试试用typedef结合bit来定义一个特定位宽的地址类型吗？二、显式与隐式变量和线网类型在 SystemVerilog
CLI 解析 → YAML 配置加载 → spdlog 日志初始化 → Prometheus 监控指标注册 → 硬件枚举（USB3/GigE/FPGA/IMU）→ 硬件就绪检查 → 传感器上电（VCSEL 激光安全检查 + FPGA bitstream 上传 + IMU 复位）→ 标定数据加载（— Watchdog 心跳检查 → 僵死线程检测 → 最多 3 次自动重启 → 超限则紧急停机 → 性能
时钟路径上无动态的、不可知的延迟源，只有一个固定延迟的分配网络（如 BUFG）。因此，扇出之间的相位差是一个常数，它们是完全的同步时钟，必须参与正常的 STA 建立/保持检查。这也就是为什么在 STA 约束中，我们要正确地追溯时钟根源，通过主时钟+生成时钟的方式构建时钟树，而不是草率地定义多个独立主时钟。只要我们将这个新时钟通过明确绑定到它的源主时钟上，STA 工具就可以利用标准单元库的延迟模型，
XC7Z020-2CLG484I 是 AMD（Xilinx）Zynq-7000 SoC 家族中的一颗中高端器件。它把一套 Arm Cortex-A9 处理系统（PS）和一套 28nm Xilinx 可编程逻辑（PL）集成在同一颗芯片里，属于典型的“CPU + FPGA”异构 SoC 方案。与传统单纯 FPGA 不同，它既能跑操作系统、协议栈和控制程序，也能用 FPGA 做硬件级并行加速。
OSI 七层模型（理论）应用层，表示层，会话层，传输层，网络层，数据链路层，物理层TCP/IP 五层模型（实际在用）应用层，传输层，网络层，数据链路层，物理层数据链路层：ARP 把IP 地址转换成对应的MAC 物理地址网络层：IP 分配主机地址（A 类私有B 类私有C 类私有（最常用）传输层：TCP、UDPHTTP/HTTPS网页访问、FTP/SFTP文件传输、DNS域名解析、SSH远程登录 Li
零、说在前面补充了其中细节并记录了本小白在复刻过程中遇到的坑。这里糅合了各位大佬的文章、视频、代码以及一些自己的理解，被作者厚着脸皮贴了原创的标签。引用的文章链接会尽量在引用段落后标出。如果构成了抄袭请联系作者，作者马上删掉。2. 由于本小白买不起一手的Kria KV260，所以要自行查阅配置要求选购配件。4. 如果你已经非常熟悉KV260，可以直奔第三部分。那么一起开始吧。
这篇短文探讨了如何通过STM32数据手册学习电路设计的方法。作者建议以手册中的参考电路为模板，结合自身学习3D建模的经验，制定循序渐进的学习计划：白天专注主业，晚上抽空撰写技术博客，每周固定练习原理图绘制，并借助AI工具进行分析交流。文章强调从基础做起（"先解决1再解决100"），通过分解任务、持续实践来掌握电路设计技能。这种学习方法既系统又灵活，兼顾专业提升与知识沉淀。
通过LMS Test.Lab软件进行模态参数辨识，提取前六阶模态频率：第一阶127赫兹（弯曲振型），第二阶189赫兹（扭转振型），第三阶305赫兹（呼吸振型），第四阶412赫兹，第五阶588赫兹，第六阶734赫兹。压缩机正常工作转速范围为2200至3600转每分钟，对应的基频及其谐波为36.7至60赫兹，其二次谐波73.3至120赫兹，三次谐波110至180赫兹。在实际系统中，次级通道模型通过离线
作为凯云核心仿真测试产品，SimuRTS 以实时仿真为核心，以自主技术为根基，以全场景适配为优势，不仅填补了国内高端实时仿真工具的空白，更成为国防工业、高端制造国产化升级的关键支撑。未来，凯云将持续深耕仿真测试领域，迭代升级产品能力，为中国工业软件自主可控与高端制造创新发展持续赋能。
PCB 命名遵循 “产品型号 + 功能代码 + 设计序号 + 版本” 格式，例如 “AIP25-Lab-V1.0”。严禁直接覆盖旧版文件，确保设计版本的可追溯性和规范性。采用 FR4 环氧玻璃布。厚度范围为 0.5 - 3mm， 若采用自动剪脚工艺，板厚限制在 2mm 以内，常规推荐厚度为 1.6mm。常规情况下选择 35μm 铜厚，对于大电流场景，可选用 70μm 或 90μm 铜厚。一般立创可
跨时钟域（CDC, Clock Domain Crossing）是数字芯片设计中最高频的故障来源之一。采样值不确定（0 或 1）亚稳态传播至下游逻辑多 bit 信号出现数据不一致（部分 bit 被新时钟采样、部分 bit 被旧时钟采样）CDC 同步器是解决上述问题的基本单元。本文从亚稳态物理机制出发，逐一解析五种同步器结构的原理、适用场景与 RTL 实现。单 bit 电平信号→ 2-FF 同步器（
摘要：昨日在客户会议室举行的PCIe5.0x16协议分析仪技术交流会上，通过2小时的LiveDemo展示了SerialTek分析仪的关键功能。重点包括：协议分析仪与示波器的本质区别、Interposer的工作原理、Gen5/6信号保真性的重要性、内置高性能服务器的创新架构、浏览器远程管理优势，以及LTSSM状态分析和L1.2低功耗调试等核心议题。特别强调现代协议分析仪需保持链路透明性，避免掩盖原始
本文分享了PCIe5.0x16协议分析仪的使用指南，基于实验室实测视频和技术交流经验整理而成。主要内容包括：1）分析仪的作用是监听PCIe链路状态，解决服务器、GPU等设备的调试难题；2）硬件连接要点，强调Gen5对供电和线缆的高要求；3）软件界面解析，重点介绍LTSSM状态监测对问题诊断的关键作用；4）性能分析方法，如NVMe命令追踪和延迟统计；5）强调PCIe协议分析在现代系统中的重要性，建议
在vs code中下载如图所示插件(digital IDE)：下载为特定版本（选最新的）的VSIX。
根据正点原子开源教程，记录一些内容，主要章节包括II2读写EEPROM、AD/DA、PLSYSMON。正点原子的教程文档结构——概述、硬件设计、实验任务、程序设计、上板调试，在设计文档化上，很有参考价值。
安装平台：Ubuntu 20.04.6 LTSCocotb版本：V1.9.2仿真器：icarus verilog看波形工具：gtkwaveCocotb（COroutine Control Bus）是一个用Python语言编写的开源验证框架，用于对Verilog和VHDL的硬件设计进行仿真，测试用例也是纯Python编写，可以完全替代传统的SystemVerilog或UVM测试平台。
FPGA（负责高速采集） + RK3588（负责AI推理/后处理）的异构架构。
本文对比分析了Intel Quartus中免费IP核与付费IP核的特点与应用场景。免费IP核适用于教学、原型验证等基础项目，包含存储、接口、时钟管理等基础模块；付费IP核则针对5G通信、高速以太网、AI加速等高性能应用，提供优化算法和官方技术支持。文章详细列举了两类IP核的具体功能，并建议开发者根据项目需求合理组合使用，同时指出获取付费IP源码可提升定制化开发能力。最后强调在商业级高性能项目中，付
鉴于PLFM_RADAR项目当前在github非常火爆，因此本博主打算在遵从项目开源协议的框架下对硬件进行复刻，并实时跟踪项目进展状态，感兴趣的开发者后台和博主一起学习交流。
《液冷系统的隐形挑战：从硬件散热到化学健康管理》 随着AI数据中心大规模部署液冷技术，行业关注点正从传统的漏液检测转向更隐蔽的系统健康问题。当单柜功耗突破100kW，冷却液质量成为关键的生命线——铜离子腐蚀、微生物滋生、化学添加剂消耗等慢性问题，可能悄然侵蚀整个集群的稳定性。 新兴的冷却液健康监测技术正在填补这一空白，通过实时追踪铜离子浓度、杀菌剂效力等化学指标，将液冷系统的"亚健康状态
当前挑战与突破方向物理极限突破2nm GAA晶体管沟道厚度：3nmEUV双图案化技术碳纳米管互连电阻：<100Ω/μm设计范式变革复制下载// 存算一体架构示例i<128;i++)// 在存储器内完成乘加endendmodule工程师能力矩阵能力层级基础能力进阶能力前沿能力设计能力Verilog基础设计时序/功耗协同优化3D-IC异构集成验证能力模块级仿真UVM验证方法学形式化证明实现能力FPGA
数字电子技术作为现代信息社会的基石，其重要性日益凸显。EDA工具实操：Multisim仿真基础电路，Vivado进行FPGA开发硬件描述语言：熟练使用Verilog/VHDL进行模块化设计信号完整性分析：掌握高速数字电路的时序与噪声控制系统级设计思维：理解软硬件协同设计方法技术发展的本质在于持续创新：当FinFET晶体管尺寸逼近物理极限，当传统冯·诺依曼架构遭遇内存墙挑战，正是对基础原理的深刻理解
本文是FPGA部署CNN手写识别系列的第二篇章，聚焦卷积神经网络的核心运算单元——多通道并行卷积模块的硬件实现。通过参数化Verilog设计，创新性地解决了输入数据展平解包、跨通道累加优化、动态位宽饱和处理等关键问题。模块支持3×3/5×5等任意卷积核尺寸，提供完备的测试验证方案（100%通过15项压力测试），已开源全部代码。跟随本设计，您将掌握：CNN卷积层的硬件架构思维、FPGA并行计算优化技
fpga开发
——fpga开发
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
AtomGit开源社区
openEuler 社区
DAMO开发者矩阵
DeepSeek技术社区
科技大视野开发者社区
全球具身智能开发者社区
2048 AI社区
脑启社区
