登录社区云，与社区用户共同成长
邀请您加入社区
T40N君正一款面向AIoT应用的高性能SoC，集成XBurst2双核处理器（1.2GHz）、RISC-V协处理器和神经网络加速器（2TOPS算力）。支持4K视频编码、三路摄像头输入和3840x2160分辨率图像处理，配备Tiziano-III ISP引擎实现3A/3D降噪/WDR等功能。内置DDR2-3L内存控制器（最大2GB）及丰富外设接口，适用于智能家居、工业自动化等场景，在性能与功耗间取得
Hi3519DV500是一款高性能智能视觉处理SoC，支持4K@30fps图像处理，集成双核A55处理器和2.5TOPS AI算力。具备4路传感器输入，支持H.264/H.265编解码、WDR、六轴防抖等先进ISP功能，及神经网络图像增强。典型功耗2.5W，采用15mm FCCSP封装，配套完善SDK，适用于超高清智能视觉应用。
芯片验证工程师入门学习路线摘要 本文系统介绍了芯片验证工程师的核心学习路径，分为两大阶段： 基础准备（3-4个月）： 掌握数字电路基础（逻辑门、时序电路） 理解验证原理（测试点提取、覆盖率分析） 精通SystemVerilog（重点学习OOP和约束随机） UVM方法学（3-5个月）： 理解UVM核心组件（Driver、Monitor、Agent等）的协作机制 通过实践搭建完整验证平台 重点掌握工厂
上来先写module xxx和endmodule，类似于c++中的int main和return 0.常用的语句主要有三种：assign语句、always语句和底层模块调用语句。
FPGA（Field-Programmable Gate Array，现场可编程门阵列）是一种可以被用户配置的集成电路，它由成千上万个可编程的逻辑单元和可编程的互连组成。与传统的处理器不同，FPGA允许你直接在硬件层面上实现你的算法和设计，这意味着更高的性能和更低的延迟！为什么现在是学习FPGA的好时机？硬件加速的时代：随着摩尔定律逐渐放缓，硬件加速成为提升性能的关键方向AI和深度学习：FPGA在
【嵌入式系统应用开发实验一】---FPGA编程入门
该类型（但不包括）的传感器产生的光电信号应用于电机速度检测时，出现光电信号不稳定产生的现象：某些时刻多出来了光电信号，如果将光电信号作为系统的输入时，将影响系统中相关模块的稳定输出，造成因果。
地设计是PCB设计中不可忽视的重要环节。通过理解不同类型的地以及它们在电路中的作用，工程师可以设计出更稳定、抗干扰能力更强的电路系统。单点接地、多点接地和混合接地各有其适用的场景，关键在于根据具体应用选择合适的接地策略，并在设计中严格控制地平面的连续性和回路面积。
对ddr进行读写实验，用了vivado的ddr的模型进行仿真。
Jetson Orin NX 集成了 NVIDIA 强大的 Ampere 架构 GPU，专为边缘计算和 AI 推理任务设计，支持强大的深度学习模型推理能力，适用于图像识别、物体检测、自然语言处理等领域。试想一些典型的 AI 应用场景，比如工业质检，既要毫秒级的机械臂控制，又需运行精密的视觉算法；以智能汽车与自动驾驶为例，FPGA 处理传感器数据的预处理和初步分析，GPU 负责深度学习推理，执行复杂
什么是AXI?AXI（Advanced eXtensible Interface）是一种高性能、高带宽的片上总线接口协议，常见于现代的 FPGA、ASIC 设计中，被广泛应用于连接处理器、内存、外设以及其他硬件模块之间。AXI 接口提供了一种灵活、可扩展的通信方式，有助于提高系统性能和效率。AXI 接口协议定义了一系列规范和标准，包括 AXI4、AXI4-Lite、AXI4-Stream 等，每种
关于高云FPGA嵌入式竞赛tinymaix架构移植
学习用zynq7000系列fpga实现卷积神经网络
Vivado HLS 2018.3下xfopencv库使用问题总结HLS开发环境配置版本选择例程工程配置流程注意事项HLS开发环境配置项目版本系统Windows 10软件Vivado_2018_3xfopencv2018.3xfopencv 2018.3 下载链接: 2018.3.版本选择使用Vivado HLS 2018.3调用xfopencv库必须使用2018.3版本，使用2019.1版本以上
一、硬件材料1*Arduino UNOR3开发板1*ADS1115模块4*CD74HC4067模块二、硬件接线图CSDN@ 赤鱼科技
名称：温湿度传感器DHT11通过串口UART输出verilog语言Basys3（代码在文末下载）软件：VIVADO语言：Verilog代码功能：温湿度计传感器DHT11通过串口UART输出verilog代码1、使用温湿度传感器DHT11采集环境的温度和湿度，并在数码管显示2、使用UART协议将温湿度数据通过串口发送至电脑FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.co
本板卡采用TI OMAP-L138(浮点DSP C6748+ARM9)与Xilinx Spartan-6 FPGA双芯片架构，实现智能振动测试功能。硬件配备5组ADS1278实现10路AD输入(采样率10kSPS-144kSPS)，4片CS4398加OPA4188实现16路DA输出(采样率32kHz-216kHz)。
Xilinx vitis中断设计，简单的MIO控制LED中断亮灭，基本的函数方法学习，方便后期复习
图像传感器介绍：这是CMOS图像传感器的基本功能框图。外界光源照射像素阵列，发生光电效应，在像素单元内产生相应的电荷。行选通译码器在定时与控制电路的控制下，定时选通相应的行像素单元，行像素单元内的图像信号通过各自所在列的信号总线传输到对应的模拟信号处理单元以及A/D转换器，转换成数字图像信号输出。行选通译码器可以对像素阵列逐行扫描或隔行扫描。行选通译码器与列选通译码器配合使用可以实现图像的窗口提取
本工程实现调用ZYNQ-7000的内部ARM处理器，通过UART给电脑发送字符串。硬件：正点原子领航者-7020开发平台：Vivado 2018、 SDK。
UDP由于本身的尽最大能力交付问题，即不稳定可靠，在传输文件上并不合适，在网络性能较好时，能够不丢失数据，当网络性能较差时，会面临数据丢失的问题，可靠性无法保证。UDP更适合于传输音视频这种对实时性要求高而又能容忍丢失数据的场合。当然了，也可以在UDP协议之上，编写一个能够确保可靠性的应用层协议，如TFTP协议。本实验只是将《基于TCP协议的远程更新QSPI Flash实验》中的TCP协议实现改为
2.支持AirPlay，Mirracast，DLNA无线同屏。2.支持输入加转接IC可支持AHD/DP/Type C输入。1.支持输出加转接IC可支持TTL/MIPI/EDP屏。1.输出支持驱动圆屏/条形屏/方屏/切割屏等各种异型屏。1.输出画面及OSD支持90°/180°/270°旋转。2.输出分辨率最高支持2560*1600@60Hz。3.支持RTSP/RTMP等网络流媒体协议。1.支持USB
通过显示的效果选择合适的预处理算法然后搭建目标检测系统。二是 FPGA 对外围设备的控制，包括 CMOS摄像头的配置及通过 SCCB 总线对数据的传输，VGA 控制模块控制视频数据的显示，SDRAM 控制模块控制视频流数据在 SDRAM 中的存储，以达到实时性处理的目的。（3）通过窗口内累加，对一个数阈值比较算法的实现，将两个灰度数据作差，若差值大于预设的阈值，则输出 1，否则输出0，通过 VGA
状态机是一种用于描述系统行为的形式化模型，它将系统抽象为有限的状态，并通过状态转移来响应外部输入或事件。系统在任何时刻只处于一个确定的状态，且在不同状态之间按规则切换。状态机是处理明确、离散状态转换问题的利器，适合任何需要结构化行为模型的场景。CPLD（Complex Programmable Logic Device，复杂可编程逻辑器件）是一种基于可编程与或阵列（PAL/GAL结构）的半定制集成
根文件系统一般也叫做rootfs，那么什么叫根文件系统？看到“文件系统”这四个字，很多人，包括我第一反应就是FATFS、FAT、EXT4、YAFFS和NTFS等这样的文件系统。在这里，根文件系统并不是FATFS、EXT4这样的文件系统，这些文件系统属于Linux内核的一部分。Linux中的根文件系统更像是一个文件夹或者叫做目录(在我看来就是一个文件夹，只不过是特殊的文件夹)，在这个目录里面会有很多
Xilinx SDK PS
电路图简介： 本文介绍一种用DSl8820测温、用SMCl602A液晶来显示的新型温度计。该温度计较之其它数显式温度计，具有测量精度高、电路简单、易于观察的优点。本文介绍一种用DSl8820测温、用SMCl602A液晶来显示的新型温度计。该温度计较之其它数显式温度计，具有测量精度高、电路简单、易于观察的优点。 1 电路原理 本温度计大体分三个工作过程。首先，由DS18B20温度传感器芯片测量当
FPGA经过多年的发展，应用的领域从芯片的验证扩展到了一些传统嵌入式行业的领域，一些视频处理嵌入式产品中我们都可以见到FPGA的身影，年薪都是35W起步的，算是非常的不错，一般都是去大厂工作。技术门槛高是FPGA的代名词。嵌入式开发相对来说没有什么全面性的爆点，因为嵌入式产品已经融入到我们日常生活的每个角落，它会相对的平稳很多，不会出现大火，也不会出现大冷。嵌入式有着交叉学科的特点和应用领域非常广
多传感器融合中的时间硬同步1-论文阅读
近年来，云计算中心在云计算的地位随着范式的转换 而变得越来越重要，成为网络攻击的高价值目标。对云计算中心的攻击包括基于web的攻击（跨站点脚本、SQL注入、路径遍历）、IP欺骗、DNS中毒、端口扫描和DDoS攻击等等。入侵检测和防御系统（IDS/IPS）作为一种有效的网络攻击防御方式，在建立安全的云环境方面中发挥这关键作用。
FPGA行业仍保持高薪优势，但门槛提升。国产替代和AI、5G等新兴应用推动需求增长，资深工程师年薪可达百万。行业趋于理性，技术实力和项目经验成关键。建议相关专业者夯实硬件语言、FPGA工具链等基础，通过竞赛或实际项目积累经验。尽管竞争加剧，技术过硬者仍能获得稳定高薪。
车，DSPBuilder设计流程的第一步是在MATLAB/Simulink中进行设计输入，即在MATLAB的Simulink环境中建立一个。AlteraDSPBuilder和其它的Simulink库中的图形模块，构成系统级或算法级设计框图（或称Simulink建模）。接口，DSPBuilder设计实现的关键一步，是通过SignalCompiler把Simulink的模型文件转化成通用的硬件描述语言
CrossLink-NX FPGA是首款采用Nexus技术平台设计的产品系列，可用于嵌入式视觉处理。
多核处理器从多核的结构上是否一致，分为两种基本架构：同构多核架构和异构多核架构。同构多核处理器是指系统中的处理器在结构上是相同的；而异构处理器是指系统中的处理器在结构上是不同的，这些处理器可以是通用处理器，也可以是解决某些特定应用的专用硬核。同构多核架构相比于异构多核架构，在硬件和软件设计上较为简单，通用性较高。但在某些特定应用场合下，如异构多核架构专用的硬件加速硬核，异构多核架构的性能会更高。
加速器整体结构上图是加速器中所有函数的调用关系，可以看到卷积层，池化层，重拍序层都采用乒乓方式。下面就对每一个函数来进行理解。若有疏漏和理解不对的地方，欢迎留言讨论。hls_c_sim 结果，电脑配置低了，vivado hls的c仿真时间大概需要一个半小时，比较慢的。yolov2图像分类识别加速器ip-hls代码解读参数定义在这里插入代码片...
从原理上理解点操作以及图像增强
在上一篇文章中，已经实现了一位加法器，在此基础上，下文将用原理图与Verilog编程两种方式，完成四位加法器的设计。下文步骤将不进行详细讲述，如有看不懂的地方，详见上一篇文章由于上一篇文章步骤较为详细，本次四位加法器的实现步骤省略了一部分，详情可参考上一篇文章。四位加法器是在一位加法器的基础上实现的。
例子：被控对象yout(k)=a(k)yout(k-1)/(1+yout(k-1)^2)+u(k_1)其中a（k）=1.2(1-0.8e^(-0.1k))输入信号：rin（k）=1.0和rin（k）=sin（2t）%BPbasedPIDControlclearall;
前言\qquad本文将介绍I2C总线、SHT3x DIS温度传感器的相关知识以及OpenHarmony的HDF驱动和NAPI框架的使用方法。一、I2C总线原理\qquadI2C总线是飞利浦公司开发的一种双向二线制同步串行总线。只需要两根线便可在连接于总线上的器件之间进行传输信息。I2C通信为点对点通信，存在主设备和...
之前苦于没有一个很好的切入点，最近呢我有好几期视频是关于FPGA纯Verilog实现人脸检测的，设计方案是用Haar_Like分类器来实现人脸检测，但是我对最后的效果不是很满意，这一段时间也是在思考怎么提高人脸检测率。基于这样的一个背景呢，我就有了这么一个想法，就是用FPGA纯Verilog设计一个神经网络来实现对人脸检测的功能，看看效果怎么样。第二部分是FPGA纯Verilog设计，根据第一部分
摘要：DDR4内存系统面临更高的信号完整性挑战，包括更快的传输速率（达3200MT/s）和更低的工作电压（1.2V），导致时序和电压裕量大幅压缩。DDR4的关键技术变革包括采用POD接口替代SSTL，需要动态VREF校准机制。内存训练通过精确校准DQS-DQ偏斜、阻抗匹配（ZQ校准）、写均衡（解决Fly-by拓扑的时钟偏斜）等步骤，确保信号质量。训练过程包括读/写数据眼图校准、VREF优化等，通过
文章使用的工具及板子类型工具：Quartus II 13.1开发板：Cyclone IV E EP4CE115F29C7实验目的学习 Quartus Prime 、Platform Designer、Nios II SBT 的基本操作；初步了解 SOPC 的开发流程，基本掌握 Nios II 软核的定制方法；掌握 Nios II 软件的开发流程，软件的基本调式方法。Quartus中的一个系统集成工
在神经网络的学习阶段，当网络做出错误的判决的时候，那么通过神经网络的学习，应使得网络减少下次犯同样错误的可能性，通常情况下，系统将会给网络一个随机的权值，然后将信号输入到神经网络，网络将输入的模式进行加权求和、并与门限进行比较，然后进行非线性运算从而得到网络的输出。这个时候系统输出正确和错误的概率是相同的，那么这个时候，系统将正确的输出结果的连接权值增大，从而使下次输入同一个信号的时候，得到正确的
FPGA的基础学习-------DHT１１数字温湿度传感器DH１１简介数据格式数据时序DH１１简介DHT１１是一款温湿度复合传感器，传感器包括一个电容式感湿元件和一个NTC测温元件，并与一个高性能８位单片机相连接。相对湿度和温度测量、成本低、长期稳定、响应快、抗干扰能力强。数据格式DHT11采用单总线通信，一次传送40位数据，高位先出校验位为前面四个字节之和的末8位：温度小数部分的最高位为1则表示
本篇为计算机三级嵌入式备考自学笔记，主要介绍了常见的嵌入式系统的硬件结构组成，并介绍了嵌入式系统存储器的种类、区别于应用
IMX222摄像头配置（一）
称重传感器测力怎么连接电脑采集数据并且表格导出？首先称重测力传感器原始的输出是弱点毫伏模拟量电压信号，正常是0~2毫伏左右，需要外置变送器或者显示器才能把信号转换成标准信号，电脑能采集的是数字量信号，正常是需要RS232或者RS485。斯巴拓有软件可以在电脑上面显示力值，并且可以采集Excel表格导出。可以支持多通道同时采集数据。可以定制电脑供电，传感器直接连接电脑，不需要另外供电。传感器+变送器
从0开始设计AI加速芯片
一、TFTP简介（基于RFC1350版本）简单文件传输协议TFTP (Trivial File Transfer Protocol) 是TCP/IP协议族中的一个用来在客户机与服务器之间进行简单文件传输，基于UDP实现的应用层协议，提供不复杂、开销不大的文件传输服务，端口号为 69。为了保证文件可靠传输TFTP有自己的差错改正措施。TFTP 只支持文件传输、不支持交互、没有庞大的命令集，也没有目录
fpga开发
——fpga开发
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
2048 AI社区
讯飞AI开发者社区
天启AI社区
