登录社区云，与社区用户共同成长
邀请您加入社区
PXI（PCI eXtensions for Instrumentation）是以 PCI Express 为骨干的模块化仪器平台，广泛用于自动化测试与测控系统集成。一套 PXIe 系统里，机箱的系统槽必须插一块"控制器"，它是整台测试仪器的"大脑"——运行操作系统与测试软件，同时通过 PCIe 交换把计算资源分配给背板上的各个仪器模块。本项目要解决的问题，就是自主设计一块 3U PXIe/Com
定时器（Timer），简单说就是一种可以设定时间、时间到了就触发指定动作的部件 / 模块，分两大类：软件定时器、硬件定时器，单片机、FPGA、操作系统里都常用。PWM = Pulse Width Modulation，脉冲宽度调制：频率不变，只改变高电平的持续时间（脉冲宽度），用占空比来等效输出一个平均电压。调用 LED_GPIO_Init() ：打开GPIOA时钟，配置PA0为普通推挽输出，输出
SimuCard可与工业现场硬件构架平台结合，运用特有的部分动态重配置技术，便捷地将MATLAB、MWORKS生成的数学模型比特流文件部署到板卡的FPGA核心上，实现硬件在环强实时仿真。此外，借助仿真卡的高速接口，搭配多种类型、资源丰富的扩展子板，可对模拟、数字、混合信号、光电信号等全类型、多协议信号的仿真和解析，特别适用于电机驱动器、电机负载、机器人关节驱动等仿真应用场合，也可进行定制化设计，满
本文介绍了一整套Petalinux工程搭建的流程，本文使用的Vivado环境为2020.2；Ubuntu环境为18.04；Petalinux环境为2020.2；搭建工程以zynq-7000系列的XC7Z020芯片为例。这里搭建一个ZYNQ嵌入式最小系统，从硬件配置到Petalinux系统工程的搭建。从理论到实战，逐步分析，层层递进！
FPGA设计滤波器使用matlab生成的滤波器系数
CH347是一款高速USB转JTAG芯片，支持60MHz速率。Github开源项目CH347_SVF_DNTool_py利用Python解析SVF文件，通过CH347实现FPGA下载与固化。
我们要在有随机噪声的回波信号中分离目标的运动状态量，准确的得到这个状态量往往是不可能的，只能根据观测信号估计这些状态变量。IMM算法使用两个或者多个模型来描述工作过程中可能出现的状态，最后通过有效的加权融合进行系统状态估计，很好的克服了单个模型估计误差较大的问题。它假设系统存在多个可能的运行模式，每个模式对应一个不同的状态模型，通过在这些模型之间进行交互和切换，以适应系统模式的变化，从而提高状态估
vivado打开，显示time out的解决办法
摘要：PL工程编译后出现FSBL启动失败问题，经测试发现与PS侧DDR时序有关。通过精简PL设计、移除DDR及调整DDR时序参数（将速率从3200MT/s降至2400MT/s，并采用JEDEC推荐值）后问题解决。分析表明，原始DDR时序配置导致psu_init初始化失败，引发60秒超时。最终确认DDR时序紧张是导致FSBL无法正常触发的根本原因。
此文章转发地址。
需要注意的是： 如果后面修改了 Vivado 工程，重新生成 xsa文件后，可以重新执行“petalinux-config --get-hw-description xsa 文件所在文件夹所在位置”以重新配置 Petalinux 工程.其中，template 参数表明创建的 petalinux 工程使用的平台模板，此处的 zynqMP 表明使用的是zynqMP Soc 平台模板的 petalinu
4x12G-SDI 是一种多通道视频接口标准，通过四路 12G-SDI 信号实现高带宽视频传输（如 4K 60Hz 或 8K 60Hz）。12G-SDI 单通道支持 12 Gbps 数据传输速率，四路聚合后可满足更高分辨率需求。
4x3G-SDI 是一种视频传输技术，通过捆绑四条 3G-SDI 信号通道实现高带宽视频传输，支持更高分辨率或帧率的视频格式（如 4K/60Hz）。常见于专业广电、医疗影像和高端制作领域。
AGM DAP-LINK（AGM专用下载器） 是调试和烧录 所有AGM 芯片的官方仿真器。
CH347是一款高速USB转接芯片，支持异步串口、I2C、SPI、JTAG等多种接口。文章介绍了使用CH347下载FPGA程序的三种方法
摘要：本文介绍了如何利用FT232H芯片自制下载器。文章详细讲解了驱动安装、EEPROM配置的完美方案——使用老吴魔改的FT_Prog_Pro软件刷写Xilinx下载器固件，并提供了连机测试方法。老吴还展示了自己设计的扩展板，可将开发板IO引出并适配多种JTAG接口，支持2.0mm和2.54mm间距的JTAG插座转换。最后指出了当前方案的不足，计划后续改进扩展板设计并增加外壳。
调频连续波(frequency modulated continuous wave, FMCW)，常用于雷达中进行距离检测，其所用到的信号是一种频率随调制信号线性增长的调频波，还可用于电缆的故障定位。本文基于电缆的故障定位这个方向，简单介绍FMCW波的产生，也是对最近学习的一个记录和总结。由角调信号出发，其一般表达式为其中，A是振幅，是信号的瞬时相位，是瞬时相位偏移(相对于)，是信号的瞬时角频率，
在图像处理领域，图像细化是一项重要的预处理技术，广泛应用于字符识别、指纹识别、医学图像分析等众多领域。通过图像细化，可以将二值图像中的线条或物体轮廓简化为单像素宽度的骨架，从而保留其基本的拓扑结构和形状信息，同时减少数据量，提高后续处理的效率和准确性。Zhang-Suen算法是一种经典的图像细化算法，由Zhang和Suen于1984年提出，该算法具有计算简单、细化效果好、能较好地保持图像的拓扑结构
嵌入式工程师的竞争力构建需遵循"T型"发展路径：在保持硬件底层开发深度的同时，向人工智能、云计算等上层技术延伸，形成完整的智能硬件开发能力矩阵。- 微控制器架构：精通ARM Cortex-M/R/A系列、RISC-V等架构，熟悉外设驱动开发（如DMA、ADC、PWM）- 实时操作系统（RTOS）：FreeRTOS、Zephyr、uC/OS等系统的任务调度、内存管理及中断处理机制。- 协议栈开发：T
通过以上步骤，你应该能够成功安装并配置 Vivado 开发环境。Vivado 是强大的 FPGA 和 SoC 开发工具，为用户提供了全面的设计、仿真和分析功能。在使用过程中，如遇到其他问题，可以参考 Xilinx 官方文档或社区支持。
ZYNQ Vitis 下载程序出现错误 问题记录
本项目在小梅哥acx720上使用litex创建了一个soc，包括VexRiscv+uart+ddr+led+flash，并在上面运行了linux操作系统。
解决方法：工程路径太长了，可以减少工程目录。如果还是不能解决问题，只能说明你减少的目录层太少了。
kevin是一名在校大学生，有天他在学习system generator时发现，自己的电脑由于同时安装了matlab 2016b和2022a，system generator在启动时会自动以2016b启动，那么Kevin想要在matlab 2022a中调用相关模块应该怎么操作呢？完成以上步骤之后，Kevin发现自己的system generator 可以按照2022a启动了，该有的东西也都有了。这
本文阐述了如何通过MATLAB代码替代fdatool工具来设计FIR低通滤波器，尤其适用于需要批量生成滤波器系数的场景。利用代码自动化的方式，可以显著提高设计效率。以FIR滤波器为例，展示了这一方法在实际应用中的便捷性。
解决办法：检查quartus的器件型号和实际下载进去的板卡是不是一致。对比之后发现不一致。需要修改工程或者换芯片。
Petalinux RootFS Settings（Petalinux 根文件系统设置）Petalinux Package Groups（Petalinux 软件包组）Filesystem Packages（文件系统软件包）Image Features（镜像特性）user packages（用户软件包）apps（应用程序）
安装完成安装。
Vivado2018.3 是 2018 年 Xilinx 推出的 Vivado 最后一个版本，相对稳定。公司（Xilinx）于 2012 年起发布的集成设计环境。根据需求选择安装，可节省部分存储空间。Vivado 是 FPGA 厂商。注意路径中不要出现中文。注意路径中不要出现中文。
matlab生成的是带偏置的波形，在verilog中减去偏置即可。
网上这个两个教程都比较少，但是有多人需要下载tap windows。所以打算出一版安装教程。安装包放在文章最底下。
就必须使用这项功能吗？突发连续）的影响，但是。将上升为之前的两倍.一旦打开就持续到下次。
针对vitis下载程序出现的下载程序时Memory write error at 0x0,Cotex-A53 #0：EDITR not ready进行了分析
在电脑有vivado的基础上安装的ISE14.6，遇到了问题，一直不能识别到仿真器，重新加载了license成功了
https://csdn.pucsdn.com/?code=C9b46c9768419a79a1ba27d6f13ef232f
火焰识别是一个在诸多领域如森林火灾预警、工业安全监控等至关重要的课题。基于颜色模型和边缘检测的火焰识别方法，结合了色彩分析与形态学特征提取，能够在复杂背景下高效、实时地识别火焰区域。在FPGA（Field-Programmable Gate Array）平台上实现这一算法，能够充分利用硬件并行处理的优势，实现低延迟、高吞吐量的实时火焰检测系统。火焰在RGB颜色空间中通常呈现出较高的红色(R)和较低
Asciiflow2:纯文本流程图绘制工具Draw.io Integration：创建、编辑和维护图表和流程图Waveform Render：波形图绘制Better Align:对齐工具verilog-simplealign：代码对齐TabOut：跳出空格Increment Selection：多条赋值语句的值能递增或递减TCL Language Support：tcl脚本代码高亮显示Verilo
本人自本科大二开始接触FPGA相关知识，现已将近六年，由于一直在上学，也不是一直在搞FPGA，但是也完成过一些项目。整个学习的过程中，零零碎碎的，也没写啥总结，总是觉得不系统。从这篇开始将从比较基础的角度讲述如何一步步了解FPGA。我相信动手一步步做下去是从零开始学习知识的最快方法，而不是一直去看书看文章，学习工科最重要的就是动手，且FPGA只是一个工具，学习信号处理、通信、以及一些算法相关的知识
问题找到了是反正切函数的值域问题，用的是两象限的反正切函数，值域是-0.5pi到0.5pi，需要对其进行矫正，但是我尝试了手动按照象限去矫正，相位的波形畸变严重，有没有其它的方法？4、出现了一个问题，我好像都不知道着相位的定义了，里面并没有夹杂rf的实时相位呀，为啥会不到90，有一个一直是80的样子，有点奇怪哇，如何获得两路（电流电压）信号的相位差，将两个信号都进行下变频，将最后的相位信息相减，得
VScode的列选
Diamond3.13下载
将verilog的Linter更换成xvlog后，编写testbench时可能会出现错误（检查代码没有任何语法错误），但是将xvlog改成iverilog后，就没有错误了，而且可以进行正常的综合和仿真。具体步骤：就是将Vivado的bin文件夹放置在系统环境变量中。verilog的Linter更换成xvlog后，编写testbench时可能会出现错误。【注意：ctags的下载应选择最新版，解压后的
range_mode=RotaryIRQ.RANGE_WRAP)#RANGE_WRAP越界后从另一端开始。使用方法:文件encoder.py 分别调用rotary_irq_esp.py文件与rotary.py。pin_num_dt=13,#data引脚*****r = RotaryIRQ(pin_num_clk=12, #clk引脚*****reverse=False,#是否反方向增加。min_v
Error (209015): Can't configure device. Expected JTAG ID code 0x028010DD for device 1, but found JTAG ID code 0x020F10DD.Error (209012): Operation failedError (209015): Can't configure device. Expecte
复位 ---------------------------------------------------------------------------------------------------------------------------------TL层：
检查一下你的program 管脚是否为高电平。
本文提供多个版本Vivado和ISE开发工具的百度网盘下载链接及提取码。包括ISE14.7、Vivado2015.4至2025.2等多个版本，每个版本均附有独立的下载链接和提取码。所有资源来自百度网盘超级会员v8的分享，方便用户根据需求选择对应版本进行下载。
滤波器类型选择插值（Interpolation）、插值倍数选择5。
B. USB Cable Setting中，先选择Query查找下载器设备，然后选择时钟速度，必须修改成非2M速度，可以选择15MHz，选择Save后，再Scan可以找到芯片。地址如下：http://cdn.gowinsemi.com.cn/Gowin_V1.9.8_win.zip。A . Windows10 系统会出现下载器通道顺序错误，所以要确保在 A 通道上。为此，改良下载器办法，无需选择通
fpga开发
——fpga开发
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
openEuler 社区
DAMO开发者矩阵
乐奇 Rokid 开放社区
