登录社区云，与社区用户共同成长
邀请您加入社区
摘要：润云诊断8所高校智算中心发现三大痛点：RoCE网络配置不当导致分布式训练效率低下，优化后带宽提升至95Gbps；存储瓶颈造成GPU等待，通过分级存储方案使数据读取速度提升8倍；缺乏国产芯片适配能力，编写迁移手册解决昇腾芯片使用难题。计划8月开展运维实战训练营，并提供限时免费诊断服务。
上面按键悬空，在圆形模块下方是编码器触点，旋转轴旋转时，这两个触点以相位相差90度的方式交替导通，而且要配合外围电路才能输出高低电平，在10k上拉电阻默认没旋转的情况下，这个点被上拉为高电平，通过R3这个电阻输出到A端口的也就是高电平，当旋转时，内部触点导通，那这个点就直接被拉低到GND了，在通过R3输出，A端口就是低电平了，R3时输出限流电阻，它是为了防止模块引脚电流过大的，C1是输出滤波电容，
用户自定义命令是本文后面重点讨论的部分。/greet这就是 Slash Command 作为“快捷入口”的典型用法。在 Hermes 中，自定义 Slash Command 可以从简单到复杂分成几层。Slash Command 是 Agent 里的命令入口，不是普通 Prompt。它的作用是把常用动作变成明确、短小、可重复的输入。命令系统会先解析命令名和参数，再决定调用内置逻辑、Quick Com
在复杂嵌入式系统中，多路电源的时序控制、监控与复位机制是保障系统可靠启动和稳定运行的核心基础。本文深入剖析电源上电/掉电时序的设计原理，系统讲解电源监控芯片的选型与阈值配置，详细阐述硬件看门狗与软件看门狗的协同工作机制，并结合STM32与TI PMIC的实战案例，提供完整的电路设计、驱动代码与调试方案，助力开发者构建高可靠性的电源管理系统。上电时序：遵循"核心先于外围、数字先于模拟"原则，使用RC
如果 latency-insensitive false path 所在的时钟域传输包含 FIFO、总线同步器或其他跨域电路，且这些电路上存在 set_max_skew、set_max_delay 或 set_min_delay 等路径约束，那么 clock-to-clock 的 set_false_path 会覆盖这些约束。如果在独立功能块之间例化 hyperpipe_vlat，需要添加 fal
2. 超清视界，多屏联动无极限：支持HDMI高清输入与双路HDMI输出，最高可达4K@60Hz超清画质。无论是沉浸式视觉交互还是多屏数据展示，都能带来丝滑流畅的极致体验。平台配备极其丰富的工业级扩展接口，满足各类复杂场景的定制化需求，让每一次创新落地都游刃有余。1. 硬核算力，从容应对海量数据：内置8-20Tops强劲AI算力，以高效能计算引擎轻松驾驭海量数据洪流，让复杂算法在边缘侧极速响应。当昇
大家好，我是ZLinear的硬件工程师。在上一篇博文中，我们从系统级宏观角度拆解了DABM-D223中速采集卡的“STM32H7+FPGA双核心架构”。不少读者看后在后台追问：“张工，架构我懂了，但落实到具体的代码和寄存器层面，STM32到底是怎样在5微秒内把8通道ADC数据从FPGA里‘抠’出来的？所谓的双缓冲，难道就是软件里开两个数组那么简单吗？这个问题非常敏锐。在200KSPS甚至500KS
STM32H753XIH6是意法半导体推出的旗舰级Cortex-M7微控制器，采用14×14mm TFBGA封装，集成480MHz主频、2MB Flash和1MB RAM。该芯片具备双精度FPU、硬件JPEG编解码器和加密加速器，支持16位ADC（36通道）和XGA分辨率LCD显示，提供168个I/O和丰富通信接口（含8个UART和2个CAN FD）。其工业级设计（-40°C~85°C）结合硬件安
摘要：本项目基于zynet工具链实现FPGA神经网络开发全流程自动化，解决传统开发中手写代码繁琐和软硬参数割裂问题。通过Python训练MNIST分类网络后，工具链自动完成权重定点量化、Verilog代码生成、Vivado工程创建等步骤，最终生成可直接上板的ZYNQ工程。方案包含五大自动化流程：1）Python训练生成权重；2）8bit定点量化转换；3）模板化生成分层RTL代码；4）自动创建含准确
大家好，我是ZLinear的硬件工程师。在之前的博文中，我们聊了常速采集卡DABL-7606的过采样算法与通信协议。不少读者看后私信问：“张工，如果我的采样率要求更高，比如要到200K甚至500K SPS，同时还要输出多路DDS波形和带加减速的PWM脉冲，单靠一颗STM32还能扛得住吗？很难，且极其吃力。当采样率攀升到百K级别，且涉及多通道同步、复杂波形输出时，单核MCU的中断响应延迟和DMA总线
简单说，就是把一段你经常用到的提示词、指令甚至脚本，打包成一个以开头的快捷命令。比如你创建一个/test请为当前打开的 Java 类生成 JUnit 5 单元测试，覆盖主要分支，使用 Mockito mock 依赖。测试类放到 `src/test/java` 下，类名加上 `Test` 后缀。之后，你只要在 Claude Code 里敲/test，它就会自动按这个套路生成测试。不用每次再啰嗦一遍。
最近项目需要从FPGA向STM32传输数据，选用SPI通信传输，传输数据为32位，。之前写了个stm32从机32位数据接收的，因个人能力不足没成功改成接收8位数据的代码，于是直接让从机接收32位数据，主机传8位数据，取第一组8位数据得了。具体SPI通信原理就不赘述了，网上很多大神有详细讲解过，此处只贴上自己项目关于SPI通信的代码作学习记录，给有需要的朋友参考。目的：fpga与stm32通过spi
【代码】使用python 产生FPGA用的mif 波形文件。
晨星半导体MST6M182XST是一款高性能液晶电视主控芯片，采用LQFP156封装，集成视频解码、显示驱动、音频处理等多功能模块。支持PAL/NTSC/SECAM全制式信号处理、HDMI1.4输入和LVDS显示输出，具备超分辨率算法和运动补偿技术。该芯片广泛应用于32"-65"液晶电视、工业显示器及医疗影像设备，以其高集成度、低功耗和稳定性能成为行业主流方案，特别在信号处理和
看英文手册时放旁边对照，遇到不认识的词直接查。
本文内容综合自公开媒体报道，仅供参考，不构成任何投资建议。股市有风险，投资需谨慎。作者不对因使用本文内容而产生的任何损失承担责任。🔥① A 股半年收官：创业板涨 35.58% 创历史新高，科创 50 六月累涨 26%，但沪指仅涨 3.16% ② 韩国宣布 5760 亿美元半导体 AI 投资计划，三星投资超 11 万亿，目标五年 DRAM 翻倍 ③ 马斯克宣布 Grok 4.5 在 SpaceX
急速更新！
本文详细介绍了基于Verilog的ADC128S022芯片SPI控制器设计与仿真验证。通过计数器驱动状态机的架构实现SPI模式0时序控制，包括通道配置、数据采集和并行输出功能。重点解决了仿真过程中的路径错误、数据截断、死循环等典型问题，并采用Python生成12位正弦波测试数据验证功能正确性。最终在Vivado环境下完成全流程开发，包括模块设计、Testbench搭建和波形验证，为FPGA数据采集
摘要：富士电机2MBI600VN-120-50是一款工业级双IGBT模块，采用第6代沟槽栅场截止技术，具有1200V耐压和600A电流能力。该模块采用M254标准封装，集成两个IGBT单元和续流二极管，形成半桥拓扑结构，适用于工业变频器、伺服驱动、风力发电变流器等应用。其高速开关特性（20kHz以上）和低导通损耗设计，特别适合需要快速响应的伺服系统和机器人应用。模块支持175℃最高结温，3750W
本文基于国产易灵思FPGA实现了CoaXPress（CXP）高速工业相机接口协议的验证工作。通过钛金系列TJ375N1156X开发板、FMC-CXP-4T子卡和PCIe-1004采集卡搭建测试平台，成功验证了1.25Gbps至12.5Gbps多速率下的数据传输稳定性。测试结果表明，国产FPGA的SerDes性能完全满足CXP协议要求，在5种速率下均能准确传输32位测试数据（b53c5cbc）且无误
整个系统消耗8207个逻辑单元，时钟频率100MHz，处理一帧640×480图像仅需0.128ms，延迟极低，满足实时性要求。背景差分法则需建立并更新背景模型，本设计采用单高斯背景模型，每个像素均有高斯分布描述其背景亮度，均值和方差通过学习速率更新。系统上电默认为帧间差分模式，连续三帧如果运动目标数量骤减且背景亮度变化超过阈值，则启动背景重建并切换为背景差分模式。在公路车辆场景测试中，该FPGA系
通过IIC在EEPROM芯片中单次和顺序读取数据，含源代码，仿真波形和上板验证。
│ ARM MCU │ ← 控制/校准逻辑│SPI / GPIO 控制│▼│ ││ TX Tx │ │ RX Rx │← IQ 信号│ ││ ││ │。
ZYNQ-7系列芯片的PYNQ镜像编译
文章目录前言关于 Icarus Verilogiverilog的安装Windows下的安装Linux下的安装MacOS下的安装查看是否安装成功基本参数介绍参数-o参数-y参数-I参数-tvhdlVerilog的编译仿真实际应用1.编译2.生成波形文件3....
单颗RFSoC芯片可支持多达16个收发通道，满足中小规模阵列需求。但对于相控阵雷达、大规模MIMO通信等应用，通道数需求可达64、128甚至256以上，必须通过多板卡级联实现。
本文分析了异步FIFO的读数据和复位路径有怎样的硬件风险，以及如何使用sdc约束或其他手段来确保安全。
SN75176 芯片设计的 TTL UART 转 RS-485 通信模块的原理、硬件构成与电气特性
打个比方，假如芯片是一个“银行”，这个银行很小就两个人。一个负责拨算盘（计算），其他它都不管。一个负责记录文档（存储），把“算什么？”（数据）和“咋么算？”（程序）都完整的用文档记录下来，方便和拨算盘的人沟通。他们之间定义了一个沟通方式（一组总线），内容包括了“文档从哪里取？放回哪里？”（寻址总线）和“文档具体内容是什么？”（数据总线）两大部分，换句话说，一组总线包括一个地址总线和一个数据总线。特
本文深入探讨FPGA低功耗设计的关键技术。首先分析FPGA功耗构成，指出动态功耗（信号翻转）和静态功耗（漏电流）的物理本质及优化方向。提出三大实战技巧：1）逻辑优化（格雷码、操作数隔离）；2）时钟管理（时钟使能替代门控）；3）电源与IO优化。通过LED控制案例对比传统设计与优化方案，后者可降低31.6%功耗。强调必须借助EDA工具进行动态功耗分析，重点关注时钟网络、高翻转信号等关键指标。建议采用系
VU13P计算加速卡是一款基于XCVU13P FPGA的4路100G光纤PCIe低时延高性能计算加速卡，满足最大4路100G输入接口, 1路X2 SSD存储接口的标准PCIE Gen3.0 x16 FH3/4L双槽位加速卡。提供CentOS7 Linux测试驱动、源代码、API软件等技术与服务，便于用户二次开发和应用。
1、逻辑电路如图所示，已知各触发器初态为0，试着画出Q0，Q1，Q2的波形。2、请根据下面的电路完成相关问题1>写出电路图A的真值表2>根据图B circuit画出waveform3>利用状态图描述图B circuit的功能4>假设逻辑门的delay 为1ns，DFF的CK到q的delay为1ns，clk周期为10ns，寄存器的setup时间为0.5ns，根据图B中的tim
Verilog实现简单的3*3卷积
fpga开发
——fpga开发
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
人工智能6S服务平台
AI硬件创业社区
龙虾开发者社区
DAMO开发者矩阵
亚马逊云科技技术品牌专区
DeepSeek技术社区
