登录社区云，与社区用户共同成长
邀请您加入社区
很多项目混淆普通芯片替代与自主可控替代，最终方案无法落地。依托多年芯片选型实战经验，本文明确 ZZKK 自主可控承诺书是项目落地硬性前提，详解选型流程，强调需求细化是精准匹配型号的关键；以 AD9361 子卡国产化替换为例，剖析直接照搬海外芯片原理图替代的各类风险，结合拼盘器件、PTP 引脚兼容替代、电路板定型改版等场景，区分样品小批量与大批量项目选型策略。引脚兼容仅仅只是起点，承诺书资质、外围器
摘要： XCZU48DR-2FFVG1517I是AMD Xilinx Zynq UltraScale+ RFSoC系列旗舰级工业宽温芯片，集成8通道5GSPS ADC、10GSPS DAC及硬件纠错内核，支持-40℃~100℃极端环境，广泛应用于相控阵雷达、5G毫米波通信及高端测试设备。其高集成度解决了传统分立方案的同步偏差与功耗问题，但面临原厂50个月长交期、翻新料泛滥及技术落地门槛高等行业痛点
ATE是半导体量产测试中最重要的设备之一，也是芯片品质的最后守门员。从晶圆到封装成品，ATE以高速且精准的方式为每一颗IC把关，确保产品能稳定运行于各种应用场景中。在芯片产业日益成为国家战略重心的今天，ATE的价值已从单纯的“测试工具”升级为决定芯片良率、成本与上市速度的关键环节。正如业界所共识的——“测试是芯片生产中最重要的一环”。随着AI、5G、汽车电子等新兴应用的持续爆发，ATE测试技术将在
本文介绍了YL1650这款集成LED驱动与键盘扫描功能的专用芯片。该芯片采用两线串行接口，可驱动4位8段共阴极数码管，支持7×4矩阵按键扫描和8级亮度调节，具有低功耗、宽电压（2.5-5.5V）和抗干扰能力强等特点。文章详细解析了芯片引脚功能、通信协议、显示控制和按键扫描原理，并提供了51单片机驱动代码示例。YL1650显著简化了人机交互设计，适用于小家电、工业仪表等场景，能有效节省IO资源和降低
Step4：单击 Finish，完成 Verilog 文件的创建。Step5：将以下代码复制入文本编辑区内。if(!RSTn_i)beginendelsebeginbeginendelsebeginendendendmodule点击 OKStep9:右击 system.bd 选择 Create HDL Wrapper 这步的作用是产生顶层的 HDL 文件。
这是OCP新推出的协议，刚刚1.0版本，整个协议也就18页。当然复杂的Web服务、传感器历史数据分析等任务仍由主BMC承担，AST1840专注于需要低延迟、硬实时或接口扩展的场景，例如风扇转速的闭环控制、电源时序微调、以及异常状态的快速联动保护等，算是一个LittleBMC，和国内有些BMC厂商的做法类似。而AST1840将所有这些集成于一颗芯片，不仅节省数十平方毫米的PCB面积，更重要的是消除了
我的内容，可能有些过时，可能有些错误。1710比较早，有十年的历史了，65nm的工艺，采用A9。深圳XH，一家2003年成立的上市公司，产品很多，其中和服务器行业相关的产品是EC。杭州L公司，做过EC，也是RV核，不过用的RV和前面S不同，24年和我说25年流片，28nm。深圳F公司，记得28nm，23年交流过，没有打听现在进度，应该也差不多了吧。湖南BS，其在上海的全资子公司做了一款BMC芯片，
本文介绍了LNA（低噪声放大器）芯片测试的基础知识。LNA作为射频接收链路的第一级放大器，需要放大微弱信号的同时保持低噪声。测试LNA需关注四大指标：S参数（S21增益、S11/S22回损）、噪声系数（NF）、稳定性和功耗。测试前必须进行SOLT校准（使用Short/Open/Load/Thru标准件），以消除测试系统误差。测试数据通常以.s2p文件格式存储，包含频率和S参数值。文章通过通俗比喻解
本文介绍了构建自动化测试框架的基本方法，帮助将芯片测试从人工操作升级为自动化流程。主要内容包括：1）框架四大核心组件：仪器抽象层（封装仪器接口）、测试项（定义单个测试）、测试序列（执行多个测试）、报表（生成测试结果）；2）使用Python和PyVISA库实现仪器控制；3）建议采用模拟模式开发，不依赖真实设备即可完成框架搭建。该方案能显著提升测试效率，是新员工快速展现价值的有效方式。文中还提供了可直
本文详细解析了FPGA最常用的AXI-Stream流式接口，重点分析了其反压机制引发的四大典型问题及解决方案：1）反压导致丢帧的根因是缓冲不足，需计算FIFO深度并透传反压信号；2）TDEST路由错误源于时序不当，需在帧起始锁存路由标识；3）反压死锁由组合环路引起，应采用SkidBuffer隔离信号；4）帧间隙处理不当会降低吞吐量，需支持背靠背传输。文章提供了错误示例与正确实现代码，并总结出反压防
本文介绍了基于Xilinx FPGA的LVDS高速串行通信系统设计方案。针对LVDS在高速传输时面临的时钟-数据对齐问题，重点阐述了数据对齐训练器的设计原理：采用SelectIO中的IDELAYE2模块（可调分辨率78ps）和ISERDESE2串并转换器协同工作，通过动态调节抽头值（0-31）补偿传输延迟差异。系统包含完整的收发链路设计：接收端实现10:1串并转换、训练序列检测和8b/10b解码；
大家好，我是ZLinear的硬件工程师。在前面的博文中，我们聊遍了ADC选型、信号调理、EMC屏蔽、FFT算法与PCB防线。很多读者看完后，硬件原理已经吃透了，但回到项目落地时又卡在了一个新问题上："张工，板子我都焊好了，信号也调理干净了，可上位机怎么跟采集卡'对话'？Modbus寄存器表到底怎么设计？为什么你们除了Modbus还搞了一套自定义命令？这个问题问到了工业数据采集卡的"中枢神经"上。
本文系统介绍了芯片封装测试（OSAT）全流程，指出后道封测对芯片良率与可靠性的决定性作用。完整流程分为晶圆预处理、封装成型和成品测试三大阶段，包括CP探针测试、减薄划片、固晶键合、塑封成型、FT终测等核心工序。文章强调封测工艺缺陷是芯片失效的重要原因，并以上海远乐科技为例，展示了国产芯片通过标准化封测实现进口替代的四大优势：全流程管控、工况优化设计、批量稳定性及溯源质控。文章指出，成熟的封测工艺是
摘要：80HCPS1848CBLGI是瑞萨电子推出的高性能Serial RapidIO Gen2交换芯片，采用29mm×29mm FCBGA封装，集成48条SerDes通道，支持18个灵活配置端口和240Gbps非阻塞带宽。该芯片基于第5代交换矩阵架构，支持RapidIO 2.1规范，具备极低延迟、多播传输和丰富管理接口，适用于5G基站、HPC、国防及医疗成像等对高带宽、低延迟有严苛要求的场景。其
而且是完整开源设计，通过将现代 SDR 技术与创新系统相结合，实现了真正的相控阵性能，比商业替代方案低 90-95%——并提供开放的 API，可以构建自己的应用程序。电子控制的俯仰角和方位角波束控制。16块功率放大器板- 仅用于AERIS-10E版本，配备10瓦QPA2962 GaN放大器，以扩展有效范围。电源管理板- 为电子元件提供所有必要的电压电平，并进行适当的滤波和时序控制（时序控制由微控制
负责将模拟信号精确转换为数字信号，供 FPGA 或处理器读取。
Digital-to-Analog Converter，数字模拟转换器。是指将离散的数字信号转换为连续变量的模拟信号的器件，这些模拟信号通常以电流、电压或电荷的形式输出。常见的数字模拟转换器通常用来将一定比例电压值的数字信号转换为模拟信号。
文章摘要：本文记录了SGM61410降压芯片在24V转3.3V应用中出现的输出电压被拉低问题。经排查FPGA芯片、带载能力及外围电路后发现问题依旧，最终发现是芯片接地脚未直接连接铜皮导致。通过飞线连接接地脚后问题解决，强调了PCB布局布线中接地处理的重要性。该案例说明细微的接地设计缺陷可能导致严重问题，值得引以为戒。（149字）
最后的C和I代表啥意思。
是一颗功能强大、应用广泛的中高端FPGA芯片。它平衡了逻辑容量、处理能力和I/O带宽，是许多高性能数字系统设计的核心之一。其676引脚的设计也提供了丰富的外部连接能力。
本文介绍了FPGA定点数计算的基本原理与实现方法。首先阐述了FPGA定点数在资源利用、运算速度和成本效益方面的优势。系统定义了有符号(F/Q)和无符号(UF/UQ)定点数的表示格式，详细说明了位宽分配和取值范围。重点讲解了定点数乘法的计算流程：1)实数转定点数；2)定点数相乘；3)结果移位；4)转回实数。通过具体示例演示了有符号和无符号定点数乘法的计算过程，并分析了精度损失问题。最后给出了FPGA
摘要：DPU架构中SoC与FPGA的数据交互主要分为四类：1）控制指令与状态信息，通过低延迟通道实现微秒级响应；2）批量数据处理，利用高速接口实现100-400Gbps传输；3）内存协同访问，采用缓存一致性协议达成纳秒级同步；4）硬件任务元数据，通过专用队列传递结构化信息。关键技术挑战包括延迟优化（2.5D/3D封装）、带宽提升（协议优化）和一致性保障（CXL等新协议）。当前CXL互联正逐步替代P
本文介绍如何在Chisel测试框架中生成和查看波形文件。通过分析chisel-examples中的Fifo示例，详细说明了VCD波形文件的生成过程和使用gtkwave工具进行时序分析的方法。重点展示了如何利用gtkwave观察Buffer模块的输入输出信号、内部寄存器状态随时间的变化，以及通过步进功能分析时序特征。文章还强调Chisel语言的生成式特征，即通过参数化实现不同位宽和深度的电路生成。.
周期6：取出第六条指令ADD.D F6,F8,F2，因为所需数据都已经在之前的周期中写回结果，所以第三条和第四条指令在第六个周期开始执行并在指令状态中更新，相关的操作数和操作符被存入保留站，同理因为F8的结果正在由Sub执行，所以Qj先写为Sub所在的保留站Add1，同时在寄存器表中F6（第六条指令将要写入的寄存器）的改变Qi为指令执行的保留站号Add2。指令1 L.D，指令2 L.D，指令4 S
TM1620就像一位严谨的乐队指挥，通过简单的三线制接口，就能控制多个数码管整齐划一地显示我们想要的数字和字符。掌握了它的使用方法，你就能轻松驾驭各种数码管显示需求，从简单的电子钟到复杂的仪器仪表显示都不在话下。记住，每个伟大的数字显示背后，都有一位像TM1620这样默默付出的"指挥家"。现在，拿起你的开发板，开始你的数码管交响乐吧！
在电子科技的前沿领域，FPGA 这个术语频繁出现，却让不少人摸不着头脑。它究竟是什么？又在哪些关键场景发挥作用？今天，就带你深入了解 FPGA，以及如何上手操作。。
ICer一枚，芯片设计前端工程师。
内置2MB程序Flash（P-Flash）、512KB数据Flash（D-Flash）及512KB SRAM，均支持ECC校验。：内核采用延迟锁步设计，关键总线与存储器（SRAM、Flash）均配备端到端ECC校验，可实时检测并纠正单比特错误，避免数据损坏。：通过ISO26262 ASIL-B认证，集成硬件加密模块（DSE），支持AES、SM2/3/4算法及真随机数生成（TRNG）。：集成故障控制
Opencores的IP核心包括处理器、总线接口、视频、音频和其他数字电路组件，这些核心都是由社区的成员设计和共享的。总的来说，Jan Gray 的 RISC CPU 网站是一个对于任何想要学习 FPGA-based CPU 设计和实现的人来说都是一个有价值的资源，也是一个寻找可用于自己项目的开源 RISC CPU 核心的硬件设计师的宝贵资料。上面就是整个网站上的内容（翻译过的，原英文网站），不能
因此，对于雷达系统的电源应用，我们有着一系列严格的要求，以确保电源的稳定性、可靠性和高效性，从而支撑雷达系统在各种复杂环境下的稳定运行。雷达系统对电源管理模块的要求包括宽输入电压范围、高输出电流、稳定的输出电压、高效率、快速瞬态响应、并联操作能力、软启动和输出电压跟踪、过流和过热保护、抗电磁干扰（EMI）能力、抗辐照能力、宽工作温度范围、高可靠性和长寿命、紧凑的封装尺寸以及外部频率同步功能。这款产
这些设备包括一个2.5V、4-ppm/°C的内部参考，提供2.5V或5V的满标度输出电压范围。内部参考的初始精度为±5mV，可以在VREFIN/VREFOUT引脚上提供或吸收高达20mA的电流。这些器件是单调的，提供了出色的线性度，并最大限度地减少了不希望的码间瞬态电压（毛刺）。LDC8562设备包含一个上电复位电路，可确保DAC输出通电并保持在零刻度，直到向设备写入有效代码。•低功率：4 mW（
LD7512是一款低功耗、12位电压输出DAC，支持轨对轨输出，内置高精度运放与上电复位电路，确保上电后输出为0V。采用3线串行接口，最高时钟达30MHz，兼容SPI及DSP接口，工作电压2.7~5.5V，5V下功耗仅0.6mW（120μA），省电模式下低至1μW，适用于便携式电池设备。具备单调输出、三种省电模式及SYNCB中断功能，广泛用于数字增益/偏移调节、可编程电源等场景。
LDC7311 在正常工作状态下具有低功耗（5V 时为 0.55mW，断电模式下可降至 2.5μW），使其成 为便携式电池供电应用的理想选择。这些器件采用单调性设计，提供出色的线性度，并且大 大降低了有害的码字间瞬态电压，同时在引脚兼容系列 中提供简单的升级路径。该器件包含一个上电复位 (POR) 电路，可在 0V 时为 DAC 输出上电，并保持为 0V，直到对器件进行 有效写入。• 断电：5V
例如，当8bit lane中有至少有5个DQ都是低时，所有的Bit将会被翻转，并且DBI信号置低，用来指示数据线的反转。输出高电平时无电流流动：在POD电平中，当驱动端输出高电平时，由于驱动端和接收端端接电压均为VDDQ（通常为1.2V或更低），因此没有电流流动，从而降低了功耗。这些机制共同作用，使得DDR4在保持高性能的同时，能够实现更低的功耗和更好的能效比。采用先进的电路设计：DDR4采用了更
本篇文章是SmartDV数字芯片设计经验分享系列文章的第四篇，将继续分享第七、第八主题，包括如果目标技术是FPGA，而不是ASIC，那么需要如何测试IP核的功能?设计团队还应该牢记什么?
本文从数字芯片设计项目技术总监的角度出发，介绍了如何将芯片的产品定义与设计和验证规划进行结合，详细讲述了在FPGA上使用IP核来开发ASIC原型项目时，必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始，通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素，用八个重要主题详细分享了利用ASIC所用IP来在FPGA上开发原型验证系统设计时需要考量的因素。
创建一个具有一个输入和一个输出的模块，其行为类似于导线。与物理导线不同，Verilog中的导线（和其他信号）是有方向的。这意味着信息只能从一个方向流动，即从（通常是一个）源到汇（源也常被称为将值驱动到导线上的驱动器）。在Verilog的“连续赋值”（assign left_side = right_side;）中，右侧信号的值被驱动到左侧的导线上。该赋值是“连续的”，因为即使右侧的值发生变化，赋值
FPGA和SERDES对电源的要求极为严格，需要低纹波、高稳定性的电源供应以保证信号的完整性和系统的性能。像FPGA和SERDES这种需要多规格电源供电的环境，使用DCDC控制器设计4路不同的电源输出需要4颗同样的DCDC控制器及外围器件，这样会大大增加PCB的占板面积，将需要4个2x。cm的面积就可以输出4通道电源，可以大大缩减电源占PCB面积，减小产品体积，同时简单的外围设计可以加快客户产品研
全加器。 原理图。 符号。 ModelSim。
在弹出来的属性配置页面里面，将先前的IP地址（192.168.2.99）改成第2个无线WiFi模块获取的IP地址192.168.1.2，如图2-47所示；5）最后，我们验证一下，看看其他的LabVIEW Linux RT应用程序能不能通过这个WiFi无线方式部署下载到ZYNQ里面运行，比如，我们直接打开前面第五章的入门实验，直接点击左上角的运行箭头，可以发现这个Linux RT VI快速部署下去了
Zynq系列FPGA实现SDI视频编解码+OSD动态字符叠加，基于GTX高速接口，提供2套工程源码和技术支持
FPGA（现场可编程门阵列）设计中的流水线优化是一种提高设计性能的技术，它通过将设计分解为多个阶段或步骤来实现。每个阶段可以并行执行，从而提高整体的吞吐量和效率。
对于模块本身除了控制寄存器组合功能验证，需要覆盖到边界的情况。对于边界的覆盖除了本身配置信息min/max覆盖，还有rtl内部逻辑计算需要到达的边界特别是存在clip的情况，有些clip需要多种组合才能触发，你随机的相关组合未必能覆盖，有可能会遗漏计算溢出的bug。当前模块接口时许出现异常情况或者配置异常情况下，看数据能否在下笔操作下恢复正常数据对比真确，下一笔操作是否能clear前一笔fifo残
代码功能：（1）完成 0~9999 之内的数的加减乘除计算，9999 的二进制表示为 1001100001111,在这一部分中，可以将每一个数均表示成 16 位二进制数统一进行运算，各个计算数之间的计算可以直接使用 VHDL 语言中的运算符来实现。（2）在显示时，必须将个位、十位、百位，千位分开显示，设计时使用比较的方法来实现计算器的功能要求。（3）按键必须包括 0-9 数字按键、加减乘除四键、等
调节电源芯片输入端可调电源的电压，使输入电压为下限值，记录对应的输出电压U1;ASP4644已经将电源设计中最为关键的电感器，功率开关，补偿组件设计好并封装成15mm*9mm*5mmBGA，仅需要8个电容器和4个电阻器即可完成4路输出设计，可以极大的加快用户研发速度。根据所测的电压和电流数据以及波形变化，分析电源的动态响应能力，主要包括负载变化时的稳定性、负载变化时的上升时间和下降时间、电源输出电
片选信号CS置高，每次转换不超过17us，开始于CS拉低后的第八个I/O CLOCK的下降沿，没有转换完成标志，没有启动控制端，只要读取前一次数据后就马上可以开始新的AD转换，转换完成进入保持状态。当CS为低时，AD前一次转换的数据A的最高位A7立马出现在数据线DATA OUT上，其余七位在I/O CLOCK的下降沿依次由时钟同步输出，,所以可在I/O CLOCK的上升沿读取数据，从第8个 I/O
FPGA定点小数计算——平方根倒数运算（基于泰勒展开式）
在数字电路中，毛刺是指在信号应保持稳定时出现的非预期的短暂跳变。这些跳变可能是由于多种因素造成的，如信号传输延迟、逻辑门的不同路径延迟（门延迟异构性）、电源噪声、地线干扰等。毛刺可能会导致电路输出错误的数据，增加功耗，甚至损害电路的长期可靠性。
设备基于6U CPCIe架构，通过背板交换实现4片信号处理板卡的互联传输，每个信号处理板卡支持双TMS320C6678，支持2路光纤的图像处理，实现FPGA的预处理和备份工作。
使用低功耗逻辑、SRAM（静态随机存储器）、低功耗数字信号处理器（DSP）等，并在设计中考虑内存访问的局部性原理，优化数据结构和算法，减少内存访问次数，从而降低功耗。：考虑整个SoC中各个组件之间的协调和优化，包括使用低功耗的通信协议、可变频率电压调节器（DVFS）和功耗管理单元（PMU）等技术，根据实际需求动态调整系统的功耗。综上所述，SoC实现低功耗是一个系统工程，需要从芯片架构、功耗管理、功
fpga开发
——fpga开发
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
DAMO开发者矩阵
