在计算机和嵌入式系统中，各种存储技术扮演着不同的角色，它们的性能特点和应用场景各不相同。很多人对DRAM、SRAM、HBM、ROM、NOR Flash、NAND Flash、eMMC、UFS 等术语感到困惑，不清楚它们之间的区别和关系，以及哪些是片上存储，哪些是片外存储。本文将系统地解析这些存储技术，并以树莓派和x86个人电脑为例，说明它们在实际系统中的应用。

Yocto项目不是一个Linux发行版，而是一个开源协作项目，旨在为开发者提供工具和流程，用于创建定制化的嵌入式Linux发行版。它由Linux基金会主持，得到了众多硬件厂商、软件公司和开源社区的支持。# 创建自定义脚本 mkdir -p project-spec/meta-user/recipes-apps/autostart/files cat > project-spec/meta-user

Board Support Package (BSP)是一组软件组件的集合，它为特定硬件平台提供基础支持，使操作系统能够在该硬件上正常运行。BSP封装了硬件细节，提供标准化接口，允许上层软件（如操作系统和应用程序）与底层硬件交互而无需了解硬件的具体实现。应用软件↓操作系统/中间件↓↓硬件平台在深入Zynq BSP之前，先了解一下Xilinx Zynq平台的基本架构。

电平交叉采样 (LC Sampling)是一种“按需分配”的采样技术。在可穿戴设备和物联网 (AIoT)领域，它解决了“电池焦虑”和“数据冗余”的核心矛盾。它不再盲目地记录数据，而是只记录有意义的变化，并以最精简的脉冲形式直接喂给类脑芯片 (SNN) 进行处理，是实现Always-on（全时在线）监测的关键前端技术。

本文解释了HLS（高层次综合）中bundle=control指令的核心概念。bundle关键字用于将多个端口分组映射到同一物理总线接口。在示例代码中，return、a、b、c和length端口被捆绑到名为control的组，HLS将只生成一个AXI-Lite从设备接口，并为这些端口分配统一地址空间。若使用不同bundle名称（如config），则会生成独立的物理接口。这种分组机制可实现逻辑分离、布

Block Memory Generator是一个用于创建和配置FPGA内部块RAM的IP核。它能够生成具有可定制大小和特性的存储器块，以满足特定应用的需求。设计者可以通过Vivado的GUI或编写脚本来定制内存的参数。

sudo apt-get install libusb-1.0-0-devgit clone https://github.com/mvp/uhubctlcd uhubctlmakemake installsudo uhubctl观察USB hub口我是这样的：Current status for hub 2-3 [0bda:0489 Generic 4-Port USB 3.0 Hub, USB

特性Vitis HLS 综合Vivado 逻辑综合抽象级别从 算法 到 架构从 架构 到 物理逻辑门工作内容将 C++ 的行为翻译成电路蓝图 (RTL)将电路蓝图 (RTL) 翻译成具体的 FPGA 逻辑单元 (LUT, FF)好比是设计师（规划功能和结构）施工队（使用具体材料建造）所以，您必须先经过 HLS 综合，再进行 Vivado 综合。HLS 负责把您的“想法”变成“图纸”，而 Vivad

【Vitis-AI】解析DPU-PYNQFPGA加速计算生态系统：从Vivado到Vitis AI的全面解析https://github.com/Xilinx/DPU-PYNQhttps://github.com/Xilinx/DPU-PYNQ/blob/design_contest_3.5/boards/Makefile我们来详细分析这个的执行过程，以及它所依赖的工具和环境。这个旨在自动化构建包

Streaming 是一种高效的数据传输和处理模式，其最主要的特点是数据的顺序性、连续流式处理、低延迟以及通过握手实现的流量控制。它的关键优势在于能够构建高性能的数据处理流水线，显著提高吞吐量，并减少对昂贵的外部存储器访问的需求，这对于FPGA等硬件加速器来说至关重要。它与传统的基于存储器的块传输方式相比，在处理连续数据流时具有明显的性能优势。如果下游的处理单元处理速度跟不上上游发送数据的速度，下