登录社区云，与社区用户共同成长
邀请您加入社区
开源鸿蒙（OpenHarmony）7.0 Release在2026年9月迎来一个标志性时刻：AtomGit研发的小鸿AI开源鸿蒙星闪AIOT RISC-V实验箱正式通过兼容性认证，成为全球首款获此认证的商用设备。但比这个事件本身更值得关注的，是7.0 Release版本背后的技术演进方向，以及它对嵌入式物联网开发者的实际影响。这篇文章从工程视角拆解OpenHarmony 7.0的核心变化。
报名截止日期10月13日。
本文详细讲解在WSL2 Ubuntu环境下，通过QEMU模拟器部署openEuler 24.03 LTS RISC-V虚拟机的全流程。涵盖环境校验、systemd开启、QEMU编译依赖安装、镜像下载与配置、虚拟机启动及yum源设置等环节，所有命令均经2026年最新环境验证，零基础可直接复现。附完整故障排查指南，助力开发者快速搭建RISC-V开发环境。
获取当前CPU核心在运行的process，所以流程就是，关中断（避免tp寄存器被修改，注意这个是push_off不是intr_off，因为有可能嵌套中断，为了记录中断嵌套层数使用push_off）-> 获取当前CPU核心 -> 获取当前CPU核心运行的process结构 -> 开中断（pop_off），这里关于中断开关的问题可以移步关于spinlock.c的代码精度部分。分配pid，注意xv6的p
define UART_CTRL_REG
在嵌入式领域，自 2021 年以来，Raspberry Pi Pico 系列就因其在性能、成本和多功能性方面的平衡脱颖而出。现在，随着 Raspberry Pi Pico 2的发布，Raspberry Pi 又提高了赌注。这款新型号带来重大改进，让业余爱好者和专业开发人员都感到兴奋。Raspberry Pi Pico 2 是一款基于新型 Raspberry Pi RP2350 双核 RISC-V
实际上目前很多cpu访存是以小端序的方式，例如典型的risc-v架构的蜂鸟e203。记住大端序与小端序的存储方式其实很容易，只需记住小端序低地址存放数据低位，是一种对应的关系。而大端序的存储与小端序相反。
前言最近在做嵌入式的比赛，拿到了一块CH32V307的开发板，并且想要使用rt-thread进行开发。但是使用了rt-thread studio之后发现了一些问题。这次先分享一个esp8266的使用上的问题。问题打开rt-thread ,新建工程编译运行一下，发现没啥问题。看一眼原理图，发现esp8266连的是uart6。然后我就在board.h里使能了串口6，开了at客户端组件，还有SAL组件，
Universal Chiplet Interconnect Express (UCIe) 公布：设置Chiplet 生态系统标准为此，今天英特尔、AMD、Arm 和所有三个领先的代工厂商齐聚一堂，宣布他们正在为小芯片 互连制定一个新的开放标准被恰当地命名为 Universal Chiplet Interconnect Express或UCIe ，.从非常成功的 PCI-Express 剧本中汲取
link破解包下载
[1:0] | mode_sel | R/W| 2'b10| 模式选择<br>2'b00: 保留<br>2'b01: 保留<br>2'b10: SPI模式<br>2'b11: 保留 || [3] | rx_fifo_en | R/W | 0 | 接收FIFO使能<br>0: 禁用接收FIFO<br>1: 使能接收FIFO || [2] | tx_fifo_en | R/W | 0 | 发送FIFO
OK153-S12 Mini开发板基于全志T153处理器开发设计，该处理器是全志面向工业的处理器，芯片具备丰富的接口，如RGMII、UART、CAN、Display等，可以满足不同的应用场景开发。10~15年生命周期，为您的产品提供持续供应保障。
本文介绍了在STM32F407平台上手动移植FreeRTOS时解决静态内存分配问题的过程。作者通过查阅官方文档，找到了vApplicationGetTimerTaskMemory和vApplicationGetIdleTaskMemory两个关键函数的说明，并将示例代码添加到timer.c文件中。在configSUPPORT_STATIC_ALLOCATION设置为1的条件下，成功消除了编译报错，
分析risc-v架构的esp32中espidf中freertos中的实现
关注+星标公众号，不错过精彩内容来源 | 树莓派翻译 |半导体行业观察前不久，树莓派官方发布了树莓派Pico 2（Raspberry Pi Pico 2），我也是有幸拿到了一块树莓派 Pico 2 开发板。而板载的MCU正是树莓派自研的RP2350，不知道大家对RP2350了解多少？据官方文章描述：树莓派自研MCU PR2350基于RISC-V架构RISC-V on Raspberry Pi ..
近期学习了《Synthesizing SystemVerilog Busting the Myth that SystemVerilog is only for Verification》这篇文档，发现对于IC 设计工程师，用SV 做RTL 设计，优势比verilog强大很多。首先纠正一个误区，SystemVerilog-2005 不是一种独立的语言——它只是一组Verilog-2005 之上的扩
上周树莓派宣布了，配备了新芯片。我已经拿到了预发布的板子，好消息是：尽管新芯片更快并且有更多功能，它实际上比RP2040还更省电，这意味着如果你用电池供电，它的续航时间会更长。一会儿我们来详细讨论功耗问题，首先，来看一下规格。两代的布局几乎相同。Pico2 有着相同的镀金边缘，所以你依然可以把板子焊到你的项目上。顶部有相同的BOOTSEL按钮、micro USB和LED。芯片大小和引脚排列也相同。
对于第二行，客户端的Host（localhost或者127.0.0.1）可以和Host字段的localhost匹配上，而第二行的用户名是空字符串，可以匹配任何用户名，所以也能匹配jeffrey，如果口令一致，则完成了匹配，到此匹配过程结束。（如果任何一行都无法匹配，则登录失败）当password_lifetime为一个具体的值的时候，则代表该用户当前口令的有效期不使用全局变量default_pas
当选择网络评估实物的时候，必须依据用户的访问路线，把各种类别的用户纳入到同一地带，并选择他们的特定连接地点作为初始地，调整业务系统内的应用服务器的位置，按照预先规划的步骤把网关设备纳入，使得所有的网关设备都能有效地构成网关设备的路线。因此，通过等级保护评价管理系统，能够在节省人力、规定评价过程、统一评价标准的基础上，对大批、大型、复杂的信息系统进行同步评价，既能实现评价的高效性，又能做到全方位的精
并在等级保护、风险评估、渗透测试、应急响应、安全加固、网站安全监测、定期巡检、合规咨询、代码审计、安全培训等安全服务上占据优势，协助用户全面提升IT基础设施的安全性、合规性和生产效能，面向数字时代保障信息系统全面安全。基于等级保护二级、三级要求推出对应的安全服务一体化套餐，用户无需单独另购其他安全资源，即可满足传统环境下各种安全防护需求，包括网络安全，主机安全，应用安全，数据安全等。交付方式为一体
Milk-V Duo移植rt-thread smart
FIFO队列代码模块，可无依赖，快速的部署到工程应用中。
软件I2C代码模块，通过面向对象的方式，可实现快速上手、安全可靠、自动多设备管理等功能。
释放esp32c3的GPIO11，core_esp32c3增加GPIO二、屏幕出现type “BURN” to continue.，光标闪烁时，输入BURN(提示：字母大写)。释放成出现下图。
蜂鸟E203的verilog仿真测试
使用freertos 程序运行出现问题，有时需要输出一些信息辅助定位问题，整理了一下相关的调试接口，查看堆栈、任务、队列、信号量等
从政策热到落地难，拆解"双开源"全栈自主的真实水位
stm32系列中内核为cm3的芯片支持位带操作，国产芯片模仿stm32规格的很多（c8t6现实标准），最近买了块沁恒的ch32v103r8t6板子，ch32vxx系列是riscv内核的，不支持位带操作，这意味着好多代码没法直接借鉴（无奈）。通过网络搜索和C语言重新学习（位域和宏），找到了以下替代方法。typedef struct { //根据芯片内存大小端设置，当前为小端模式，大端反过来uint3
本文详细介绍了使用MRS2开发工具进行沁恒CH32H417双核芯片开发的完整流程。主要内容包括：1）双核工程创建方法，支持新建或导入工程；2）双核独立编译配置，V5F核工程可自动合并双核执行文件；3）下载配置及操作步骤，默认使用合并文件下载；4）双核调试功能，支持同时或单独调试，包含唤醒机制说明；5）常见问题解决方案，如编译报错、下载失败等情况的处理方法。该指南为开发者提供了从工程创建到调试的完整
十年磨一剑，RISC-V完成了从实验室构想走向产业主流的跨越。开源精神在硬件领域落地生根，不仅催生了全新的芯片生态，也为全球半导体产业提供了差异化发展路线。正视生态短板、管控碎片化问题、深耕细分场景，这套开源指令集仍将保持高速成长，持续影响未来数十年全球芯片产业的发展走向。
基于RISC-V的AI加速器SoC是新一代异构智能半导体核心产品，以开源RISC-V指令集架构为核心基底，搭载NPU、CNN加速器、KPU、DSP/VPU等AI算力单元，融合向量与张量计算扩展、高速片上互联、片上大容量SRAM及低功耗电源管理模块，可高效承载端侧与边缘侧AI推理、视觉识别、语音交互、传感器融合、智能控制、轻量化大模型部署等多元化任务。该产品并非单一芯片品类，而是依托开放指令集、异构
字节跳动自研CPU是中国互联网行业迄今为止最大规模的芯片自研尝试。千人员团队 + 双架构并行 + 700亿美金CapEx后盾，让字节成为全球AI基础设施竞赛中不可忽视的一极。关键时间线预测2026年下半年：SeedChip推理芯片量产，首批10万颗部署于豆包推理集群2027年：自研Arm服务器CPU流片，小规模内部部署测试2028年：RISC-V CPU初代样品发布，字节成为全球首批部署RISC-
摘要：实验发现LicheeRV Nano和Dock的镜像可以混合使用，尽管硬件差异但系统仍能启动。通过替换boot分区和rootfs实现了兼容，但需修复apt功能：重新安装python3-apt、重建用户和组权限、调整目录结构等操作。关键步骤包括卸载openssh-server、修复systemd升级问题、补全/usr/bin缺失命令。结果表明两款基于C906处理器的板卡具有较高的软件兼容性，但需
Banana Pi BPI-CanMV-K230D-Zero 采用嘉楠科技 K230D RISC-V芯片设计,探索 RISC-V Vector1.0 的前沿技术，选择嘉楠科技的 Canmv K230D Zero 开发板。这款创新的开发板是由嘉楠科技与香蕉派开源社区联合设计研发，搭载了先进的勘智 K230D 芯片。K230D 芯片拥有双核玄铁 C908 RISC-V CPU，集成自主研发的第三代 K
减少了传统应用程序的代码编写量，通过图形化、可视化的界面，以拖放组件的方式，即可快速生成应用程序的产品，大幅降低了开发企业管理类软件的难度。为开发者，我们需要保持好奇心和学习热情，不断探索新的技术，只有这样，我们才能在这个快速发展的时代中立于不败之地。内部的分配单位是页，保留页就是小区物业，看大门的大爷， 你大爷还是你大爷。内存就是一段数组，可以有多种使用策略，好比进入一个小区， 要先登记， 然后
6）调度器：负责根据指令的依赖关系和可用资源，将指令调度到可用的执行单元中，包括确定指令的执行顺序，管理执行单元的利用率，并确保指令的正确执行。具体实现可以通过链表、堆栈或计数器来记录每个缓存块的最近使用情况，具备较高的命中率，尤其是在具有较强局部性的访问模式下表现良好，是最简单的也是使用最广泛的一种替换策略。对于变化频繁的访问模式，效果不佳。当需要访问的内存卡不在缓存中，触发缓存未命中，需要在缓
CPU有多种架构，例如x86，ARM，RISC-V，不同的架构定义了不同的指令集架构（ISA，Instruction Set Architecture）。ISA通常包括数据处理指令（数学运算、逻辑运算、比较、移位等）、数据搬运、控制流指令（程序执行地址的跳转）；从宏观角度ISA可以分为CISC（复杂指令集计算）和RISC（精简指令集计算）两种不同的处理器设计理念。
ALU（Arithmetic Logic Unit，算术逻辑单元），是CPU执行单元中最主要的组成部分。
RISC-V（发音为 "risk-five"）是一种基于精简指令集计算（RISC）原则的开放源代码指令集架构（ISA）。它由加州大学伯克利分校在2010年首次发布，并迅速获得了全球学术界和工业界的广泛关注和支持。RISC-V架构的特点包括：开放标准：RISC-V ISA是开源的，允许任何人免费使用和扩展，无需授权费用，极大地促进了技术的共享和创新。简洁与模块化：RISC-V架构设计简洁，采用模块化
在2024玄铁RISC-V生态大会上，达摩院院长张建锋表示，RISC-V发展迎来蝶变，即将进入应用爆发期。他表示，达摩院将持续加大RISC-V的研发投入和生态共建。近日，芯华章与啄木鸟半导体达成独家战略合作，双方将打造完整验证与测试，调试与诊断技术闭环，助力基于RISC-V架构的高可靠性处理芯片创新。
MIT6.828/6.S081 Mac OS下搭建xv6和risc-v
可驱动读写器天线与ISO/IEC 14443 A卡和应答机通信。接收器模块提供一个强大而高效的电路，用以解调译码ISO/IEC 14443 A兼容卡及应答机信号。数字模块处理完整的ISO/IEC 14443 A帧和错误检测功能（奇偶和CRC）。Ci520是一个高度集成的，工作在13.56 MHz的非接触式读写器芯片，阅读器支持 ISO/IEC 14443 A。读写器模式的操作距离取决于天线的尺寸和
Linux debian 5.17.0-3 64-bit RISC-V released for QEMU
胡振波谭章熹张磊包云岗上海交大陈海波、夏虞斌团队南京大学袁春风教授
本文介绍在MacOS下搭建Mit6.828/6.S081 fall2019实验环境的详细过程，包括riscv工具链、qemu和xv6，对于Linux系统同样可以参考。介绍只有了解底层原理才能写好上层应用，曾经几度想要系统地学习OS课程，尝试去看了《计算机操作系统》、《Operating Systems: Three Easy Pieces》、《UNIX环境高级编程》，均以半途而废告终。被大量的抽象
端侧 AI 推理正在经历"工作负载 × 场景"的组合爆炸——CNN、LLM、VLM、语音、扩散生成五类算法，与穿戴设备、智能家居、AI PC、智能座舱、具身智能等场景相互叉乘，同一颗 NPU 需要支撑的目标越来越多样。RISC-V 凭借可扩展、可裁剪的架构特性，成为端侧 AI 控制面与通用向量计算面的优选底座。本文以玄铁端侧 AI 解决方案的核心组件（AI 定制调度核 + Titan 向量引擎 +
本文进入机密计算（Confidential Computing）主题——把信任域从"操作系统 vs 应用"进一步缩小到"飞地（Enclave）内部"。即使 Hypervisor、操作系统内核与其他飞地，均无法读取飞地内正在执行的数据。RISC-V 上该能力的代表性实现是开源 Keystone 项目，本文以 QEMU 可复现路径为切入点展开论述。
risc-v
——risc-v
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
开源鸿蒙跨平台开发者社区
龙蜥社区
openEuler 社区
乐奇 Rokid 开放社区
天工造物局
DAMO开发者矩阵
