登录社区云，与社区用户共同成长
邀请您加入社区
内容来自韦东山FREERTOS教程ARM介绍单片机被称为SOC（system on chip），里面集成了CPU、RAM、FlashARM芯片属于精简指令集计算机(RISC:Reduced Instruction Set Computing),它所用的指令比较简单，有如下特点:1对内存只有读、写指令2对于数据的运算是在CPU内部实现3使用RISC指令的CPU复杂度小一点，易于设计。
在资源受限的嵌入式系统中高效实现FFT，需要兼顾算法效率与硬件资源。本文以Air780EPM开发板为研究对象，解析FFT算法在该平台上的嵌入式实现技术，涵盖从数据输入、算法执行到结果输出的全流程技术细节。
摘要： 2015-2025年，域控制器架构从分布式ECU（70-100盒/CAN总线）演进至中央计算架构（1-3盒/2000+ TOPS），实现全车智能化。中国厂商从跟随到领跑，华为、小鹏、比亚迪等推动SOA架构普及，算力提升千倍，成本降至10万级车型。2019年单域控兴起，2023年中央+区域架构成熟，2025年将实现VLA大模型统一。线束重量从50kg降至10kg，渗透率超75%，市场规模达5
汽车域控制器十年演进（2015-2025）：从分布式ECU到中央计算+区域控制架构的变革，推动汽车智能化发展。2015-2017年为萌芽期，博世提出五域模型；2018-2020年独立域控制器量产，座舱域率先爆发；2021-2023年高算力智驾域控普及，国产厂商崛起；2024-2025年中央计算+区域控制架构落地，国产方案全球领跑。核心演进围绕集中化、高算力、解耦化、国产化展开，实现从豪华车专属到全
VPX-6103是一款采用双龙芯3A3000四核处理器和32GB DDR3内存的国产化军工计算机，支持中标麒麟系统。设备提供丰富接口，包括多种网络、USB和扩展选项，适应-40℃~55℃宽温环境，符合VPX6U5HP标准尺寸，最大功耗70W，兼具高性能与可靠性。
ACC巡航控制分层控制（上层pid下层pid）软件使用：Matlab/Simulink2018b+Carsim2020（必须一样的版本+远程调试需格外200）适用场景：采用模块化建模方法，搭建联合仿真模型，适用于直线工况。包含模块：其中包含单独的Carsim配置文件，电机驱动模块，车辆巡航模块，车辆跟踪模块，切换逻辑，速度跟踪模块，联合仿真模块。包含：Matlab/Simulink源码文件，详细建
冲击是有的，但加了个简单的电流平滑和角速度平滑过渡策略，I-f的参考电流在切换前100ms从设定的I-f启动电流（2A）慢慢降到ESO闭环的q轴参考电流（根据转矩计算的，TMotor AK80-6裸机额定电流大概10A，轻载0.5A左右），角速度平滑用的是一个简单的一阶低通滤波器，时间常数50ms，切换的时候示波器看电流和轴速的波形，几乎没有尖峰！q)}{dt}\)，哦刚才伪代码里把电流微分的小尾
计算机过去飞速发展的原因和影响
机器人小脑的工作流程本质是“传感器感知→硬件实时计算→算法决策→执行器动作传感器（如IMU、编码器）实时采集机器人状态，将数据传给硬件；实时计算硬件（如FPGA、Jetson）快速处理数据，交给控制算法；算法（如PID、MPC）对比“目标状态”与“实际状态”，计算出调整指令；指令再通过硬件发送给执行器（电机、关节），同时传感器再次采集新状态，重复闭环。三者缺一不可：没有精准的传感器，算法“无米之炊
在算力需求呈指数级增长的时代，英特尔正积极携手中国产业伙伴，在无所不在的计算、无处不在的连接、从云到边缘的基础设施、人工智能这‘四大超级技术力量’的驱动下加速技术创新与变革，以灵活、安全、绿色的多元化产品与服务构建智能化新型数据中心，推动以数字化升级和可持续发展为综合目标的产业高质量发展。基于此，英特尔不仅致力于打造领先的数据中心全栈产品，亦持续深耕生态，携手中国产业伙伴推动绿色计算，拓展产业应用
本文对比分析欧盟与美国在车载广播数字化转型中的不同路径：欧盟通过《欧洲电子通信规范》指令强制推行DAB+数字广播，迅速实现产业化；美国则陷入保护模拟AM广播的立法困境。基于中国国情，建议采用"CDR+DRM"双标准技术路线，分三阶段推进：先解决新能源汽车电磁干扰痛点，再逐步覆盖所有车型，最终实现"广播+车联网"生态融合。文章呼吁建立认证机制、政策激励和发射端
今年（2025年）过年期间，相信大家都被deepseek刷屏了。之前的ChatGPT大语言模型的智慧涌现能力，让时间看到AI智能机器人逼近奇点，突破图灵测试快成为了可能。而deepseek引入了深度思考模式以及广泛使用汉语进行训练，更加大大的增强了其逻辑思维能力。这场AI模型大战可能最后比拼的是人类的语言和文字架构，而汉语是象形文字比英语的音形文字更加的适应于AI，因为英语大量的造新单词，从而之前
摘要： 中能坤域科技集团（ELU.AI）虽2023年正式成立，但其创始团队自2015年起深耕AI与机器人领域。十年间，公司从AI基础研究快速崛起为“AI Agent+具身智能机器人+新能源数字智能”领军企业，技术覆盖VLA具身智能与超级能源引擎（HEE）。2023年推出首款全自动充电机器人FORCE系列，2024年实现商业落地并与钉钉等战略合作，2025年迈向量子级VLA自进化形态，业务拓展至工业
openfast与simlink联合仿真模型，风电机组独立变桨控制与统一变桨控制。独立变桨控制。OpenFast联合仿真。基于载荷反馈的独立变桨控制风机变桨控制基于FAST与MATLAB SIMULINK联合仿真模型的非线性风力发电机的PID独立变桨和统一变桨控制下仿真模型。5MW非线性风机进行控制，利用MATLAB SIMULINK软件结合openfast进行建模。
双温模型是考虑电子和声子两个不同温度系统的模型。在激光与材料相互作用的极短时间尺度内，电子系统迅速吸收激光能量，温度急剧升高，而声子系统由于与电子系统的耦合相对较慢，温度变化滞后。这两个系统的温度差会导致一系列热学和力学响应。在 Comsol 中，双温模型的基本方程可通过以下简化形式理解（以一维情况为例，实际模拟中需扩展到二维三维）：电子能量方程：\[ C{e} - T声子能量方程（晶格能量方程）
嘉立创FPC阻抗设计参数，FPC阻抗管控，PCB阻抗计算
摘要：智能硬件产品失败往往源于产品定义阶段的"单维思维"。本文提出"VTC三维模型"，强调成功的产品必须在用户价值（可感知的场景体验）、技术寿命（长期可靠性）和成本约束（全生命周期商业账）之间找到平衡。通过案例分析揭示了"技术完美主义"和"成本杀手"两种典型陷阱，并提供了10个关键问题的自测工具，帮助团队评估产品健康度
本文介绍了使用VCS和Verdi工具进行Verilog仿真验证的完整流程。首先通过source命令设置环境变量，创建项目目录并编写8位加法器设计文件(adder_8bit.v)和测试平台(tb_adder_8bit.v)。然后使用VCS命令编译生成可执行文件simv，运行仿真验证加法器功能。最后通过Verdi工具查看波形文件(wave.fsdb)，分析信号时序关系。整个过程涵盖了从环境配置、代码编
本文详细解析了立创·逻辑派FPGA-Z1开发板的硬件架构与核心接口。该板卡以国产安路EG4S20BG256 FPGA为核心，逻辑资源丰富，并配备了完善的最小系统。文章重点剖析了其板载资源，特别是标准化的PMOD扩展接口，该接口能便捷连接各类传感器与显示模块，极大地方便了项目原型开发与功能验证，是FPGA初学者入门和工程师快速验证接口方案的理想选择。
嵌入式最小系统主要有时钟电路、复位电路、PMU单元电路（电源管理电路）、JTAG和UART Debug电路、DDR电路、emmc电路、FSPI Flash电路、Nand Flash电路、和GPIO电路。无源晶振：输出的是正弦波，外部不需要接电源价格低、需要和外部谐振电路（匹配对应的RC电路）去做输出信号，自身是无法震荡的，精度也比较低，可以用于MCU、SoC方案。而在RK3568的硬件指导设计中，
SIG5530系列芯片平代Cirrus Logic即将停产的CS5530，提供多型号细分以满足不同应用需求。SIG5530（3840SPS）适合高速动态信号采集，SIG5530A（1920SPS）平衡速度与精度，SIG5530C（200SPS）针对静态高精度测量优化。该系列完全兼容CS5530的硬件设计，寄存器映射与通信协议一致，实现MCU代码零成本迁移。低噪声设计（RMS噪声16nV）、温漂优化
Cirrus Logic CS5532BS停产在即，SIG5532B成为高速高精度称重包装机核心替代方案，适配医药、食品等行业。32位ADC，集成PGA与参考电压，采样率1.6SPS–3840SPS，RMS噪声11nV（G=64），温漂偏移5nV/℃，非线性误差3ppm。支持内外时钟与SINC滤波切换，工作温度-40℃至125℃，宽电压供电（AVDD ±2.5V–5.25V），电流低至5mA。硬件
PicoPCRK3588S树莓派开发板采用瑞芯微RK3588S八核处理器（4×A76+4×A55），集成Mali-G610MP4 GPU和6TOPS NPU，支持8K视频输出。配备千兆网口、双频WiFi、蓝牙5.0和多种外设接口，兼容Android/Linux/Ubuntu系统。85×56mm紧凑尺寸下实现1-9W低功耗，适用于边缘计算、嵌入式开发、多媒体终端等场景。其丰富的扩展性和开源生态为开发
远程固件升级（FOTA）正逐渐成为智能硬件生命周期管理的标配能力。但对于新手而言，面对协议选择、升级包生成、差分更新等术语，常常无从下手。本文将深入浅出地解析远程固件升级的全过程，结合实际场景，提供可落地的技术指导，帮助你快速构建完整的升级能力。
vivado和vitis环境安装很关键，因为要找到一个合适版本，要稳定好用。我试过2018、2021、2022太过低会产生兼容问题，太高有些老工程不能使用。每一步都有很多坑，要走一遍，单单是开发环境安装熟悉就让人脱一层皮。2，完成Axi总线设备开发，使用fifo，dma等，连接自己开发ip，或使用现成ip。主要是DDR，时钟，复位，调试串口，spi flash，sd卡等。4，使用SDK测试系统功能
SoundWire的架构采用2个可扩充脚位的涉及，可在同一个汇流排上连接多达11个音讯周边。SoundWire汇流排主要支援2种类型的装置：负责管理汇流排活动的控制器和周边裝置（可以是任何类型的音讯设备，例如扬声器）。此外，这款款多功能工具还整合了独立的SoundWire协定分析仪以及示波器的功能，可以在不参与汇流排活动的情況下对汇流排上的行为进行数据封包捕获以及波形量测。这改进了传统的分段解決方
智能键盘正从输入工具升级为安全交互设备，指纹识别+密码双因子验证成为新趋势。该方案兼具安全性与便捷性，通过硬件级加密存储指纹模板，实现快速登录（1.5秒完成验证）和企业级防护。其核心价值包括：提升企业安全等级、支持多用户切换、保护隐私、提高效率（减少40%密码输入）等。未来智能键盘将向三重验证、TPM模块等方向发展，成为"桌面安全入口"和"身份钥匙"。这种进
直线导线的电感由“内部+外部磁场”共同决定，核心公式适用于细长孤立导线，实际应用中需注意周围导体、工作频率的影响。因其电感值较小，通常仅在高频电路（如射频、高速信号）中需考虑，低频场景下可忽略。
摘要：探讨了嵌入式开发中浮点运算的性能与精度问题。首先分析了浮点数的存储原理，对比定点数的局限性，指出浮点数通过科学计数法实现数值范围的扩展。重点解读了IEEE 754标准对浮点数存储格式的统一规范，包括单精度、双精度等不同格式的应用场景。随后详细剖析了浮点运算单元(FPU)的硬件设计，以加法器和乘法器为例，说明其运算流程和优化思路，包括单路径/双路径加法器的设计差异。文章揭示了FPU如何通过专用
三星电子自9月起将部分内存芯片合同价格上调高达60%，创下近年来最大涨幅。AI数据中心扩建导致服务器DRAM需求激增，32GB DDR5模块价格两月内从149美元飙至239美元。制造商将产能转向高利润AI芯片，挤压传统DRAM供应。分析预计高价将持续至2026年，TrendForce预测Q4服务器DRAM价格将环比上涨43%-48%。此轮涨价已传导至零售市场，DDR5零售价同比翻倍。AI需求正将内
文章摘要：本文介绍了AD20原理图设计的实用技巧，包括导线连接（Placewire需在结点点击）、交叉分离（Cross-Overs显示为圆弧）、网络标号处理、走线方式切换（Shift+空格）等操作方法。同时讲解了元件绘制（建议放在原点）、总线绘制步骤、单位切换（Q键）以及PCB设计要点，如板框绘制需在Keep-OutLayer层完成。针对常见问题提供了解决方案，如元件位移过大时按住Ctrl移动、更
手把手教你推导“Π衰阻值”的计算推导过程，让你技能用，又会算！
文氏电桥振荡器通过RC选频网络和同相放大器实现稳定振荡。其核心原理是利用正负反馈平衡：RC网络筛选特定频率f0=1/2πRC，同相放大器确保相位平衡（φF=0）。实际电路中采用二极管动态调节负反馈（输出电压增大时二极管电阻减小增强负反馈，反之减弱），从而稳定输出幅度。该电路可产生几Hz至几百kHz的可变频率，通过精确控制反馈比实现低失真振荡。热敏电阻等元件也可用于稳幅。
电子墨水的核心工作原理是，通过控制微胶囊内黑白（或彩色）颗粒的位置，反射或吸收外界光线来呈现图像，本质是一种物理光学显示技术。
电路板镀金厚度因工艺和应用需求而异。化学镀镍浸金（ENIG）厚度为0.025-0.23μm，适合焊接场景；电镀金分为软金（0.1-2μm）和硬金（0.5-5μm），用于高导电或耐磨区域。高频设备需0.2-0.5μm金层，航空航天可能超过1.27μm。工艺控制需遵循IPC标准，通过X射线检测确保厚度均匀。选择时需平衡成本与性能，如BGA焊盘用0.05-0.1μm化学镀金，金手指采用1μm硬金。最新趋
磁导率（Permeability）是表征材料导磁能力的物理量，分为。
本文介绍了将Altium Designer原理图网表导入Allegro X Advanced Package Designer的方法。首先需要将Altium原理图保存为ASCII格式，再通过Allegro X Design Entry CIS导入并转换为DNS格式。导入时需注意添加OFF PAGE CONNECTOR连接不同页面的同名网络。然后生成包含三个数据文件的网表，最后在Allegro X
摘要：HDI电路板阶数由增层次数和激光钻孔流程决定，一阶（1+N+1结构）适用于消费电子，二阶（2+N+2）支持跨层连接用于5G设备，三阶及以上（3+N+3）实现任意层互联，用于高端智能手机和军工设备。阶数越高，工艺越复杂（如多次压合、UV激光钻孔），线宽可达0.05mm，成本也显著增加。选择时需平衡性能（如BGA节距）与成本，高阶HDI需解决对准精度（±15μm）和散热等挑战。行业遵循IPC-2
硬件架构
——硬件架构
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
openvela
九章云极普惠算力
AtomGit开源社区
深开鸿 技术专区
龙虾开发者社区
AI智能硬件社区
