登录社区云，与社区用户共同成长
邀请您加入社区
基于WPF&OpenCV的高级显示控件2.0是一款面向图像可视化与交互操作的专业控件库，采用.NET Framework 4.8框架开发，融合WPF的高效UI渲染能力与OpenCV的强大图像处理功能。控件支持图像拖入显示、多类型绘图对象交互、图像特效处理等核心功能，通过WPF的Adorner和Thumb组件实现绘图对象的拖拽、缩放、旋转等交互操作，适用于机器视觉、图像分析、工业检测等场景。颜色自定
When selecting anisotropic conductive adhesives (ACA) suitable for specific products, Fitech leverages technological innovation and industry expertise to deliver high-performance solutions for ultra-f
1. What is package on packaging (PoP)With the development of semiconductor-integrated technology, the electronic products in the current market, such as mobile phones, computers, and electronic watche
Silicon is a common crystal material with a low coefficient of thermal expansion in modern microelectronics. It is widely used in advanced packaging fields such as power devices and 3D packaging. Howe
是一款专业的电子设计自动化（EDA）软件工具，提供从原理图设计到PCB布局、仿真和制造的完整解决方案，适用于复杂电子系统的开发。协同与数据管理：通过工作区（Workspace）管理设计数据生命周期，支持团队协作和版本控制，确保设计完整性。20.找到安装文件夹，打开Crack\Licenses文件夹，选择任意一个文件，点击“打开”22.勾选Use localized resources，点击“OK
案发当场的详细过程是，在我从原理图导入PCB之后发现某个芯片的管脚名称有点问题，于是我就在元件库中修改了管脚名称，然后重新添加封装，再次导入；如果还解决不了就尝试第二种：D-C-删除component classes中的主板2（也就是我这次创建的PCB的名称）第一种是清除全部网络：D-N-A/C（A/C我不确定，但是都点了也不影响）但是如果不是第一次导入PCB，那么这个问题的解决可能还需要删除“类
摘要：PCB缺陷检测正转向机器学习自动化方案，以解决传统人工检测效率低、误判率高的问题。针对工业场景中的缺陷多样性（0.1mm²微小空洞至0.5mm焊盘偏移）、数据不均衡（部分缺陷样本<5%）和实时性要求（200ms/板检测）三大痛点，需采用CNN+注意力机制等模型（最高98.7%准确率），配合高分辨率采集（≥2448×2048像素）和数据增强策略。关键技术包括Focal Loss处理样本不
在高速PCB设计领域，信号完整性（Signal Integrity, SI）和电磁兼容性（Electromagnetic Compatibility, EMC）直接影响系统性能。本文将从传输线理论和实际应用角度，深入剖析三种关键的布线拓扑结构：Fly-by、Daisy Chain和T-topology。
在电压斜坡期间， DQ、 DMI、 WCK_t和 WCK_c、 RDQS_t、 CK_t、 CK_c 和 CA 电压电平必须介于 VSS 和 VDDQ 之间，以避免闩锁。在电压斜坡期间， DQ、 DMI、 WCK_t 和 WCK_c、RDQS_t、 CK_t、 CK_c 和 CA 电压电平必须介于 VSS 和 VDDQ 之间，以避免闩锁。在 Tx 和 Tz 之间，电源之间的相对电压不受控制。在 T
Allegro16.6版本快速制作反白丝印及修改，解决16.6版本找不到Shape Utilies（ANDNOT）功能的问题
我是6层板，选择第二层画线时，不会报错，其他层会报错。原理图重新更新到PCB再画线，不再报错了。
AD24在运行PCB设计规则检查（DRC）后报错：Un-Routed Net Constraint: Split Plane (No Net) on Power Dead Copper - Net Not Assigned.
在 Altium Designer（AD）的原理图库中，“Electrical Type”（电气类型）用于定义元件引脚的电气特性。如果想连接到 GND（地），在 “Electrical Type”（电气类型）中应该选择 “Power”（电源）。在原理图设计过程中，在元器件接线引脚位置出现红色波浪线，显示错误GND contains IO Pin and Power Pin objects。经查明，
经过优化图形内核后，目前查看器的运行效率能和KLA的genesis2000软件媲美了。
设计PCB时常见的Un-Routed Net Constraint Violation一般是指同一个网络之间没有连线。但是如图所示的PCB中，虽然网络已经连接，但是仍然出现Un-Routed Net Constraint Violation错误。问题解决方法：焊盘的Plated的选项如图所示。
AD中的错误提示
这个问题代表的就是一条线上有两个网络标号 一般会伴随多个错误 下面我们就来讲讲解决方法。2.找到Nets with multiple names 改为不报告即可。
所示界面中，可以选择数据源对应的驱动，以Access数据库为例，我们选择“Microsoft Access Driver”步骤四：在弹出的“ODBC Microsoft Access安装”界面，可以填写新建的数据源名称，并选择其对应数据库，如图。除了以上几个关键字段以外，还可以在元器件信息表中添加元器件对应的手册字段，值为对应手册的文件名，后续配置完成后，可以在C。步骤八：重复以上操作，即可完成后
AD20中关于“Net(s) Not Found in Differential Pair”的解决方法
AD20中关于“failed to add class member”的解决方法
pinpair 自动化设置
AD解决Failed to add class member 问题的方法
Failed to add class member
Allegro差分为什么设置不了pin pair
于是想到用一些专业的文字处理软件来看看这串字符里是否含有特殊字符，因为一些原因安装了一个开源的代码编写软件，刚好这个软件能设置显示特殊字符的功能，于是把这串字符粘贴到这个软件新建的文档中，如果在字符串中出现了FS这个的特殊字符，如下图。想着为了好查找，把从pcb文件里元件属性复制出来的Part Type名用来命名这个文件（如下图文件名处），当单击保存时，意外发生了，居然弹警告说是无效文件名，如下图
当AD21中出现：“design contains shelved or modified (but not repoured) polygons. the result of drc is not correct. recommended to restore/repour all polygons and proceed with drc again”此时的报警为还有一些铜被搁置了，此时解决方
Altium Designer 中 Pad 与 Solid Region 的 Clearance Constraint 和 Short-Circuit Constraint 问题的原因及解决。
修改原理图后，导入PCB时提示“Unknown Pin”，或“Fail...”,必须清除网络线路，重新布线。步骤如下：一、清除网络二、确认。三、重新导入，导时去掉“Add Rooms”前的对钩，再点“验证变更”，再点“执行变更”四、出现提示，选第一项Auto...五、确认六、确认如果第一次没导成，再次执行第三步，重新导入。...
从ultra librarain网站下载封装并生成封装文件提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录从ultra librarain网站下载封装并生成封装文件前言前言刚入门画电路图找封装是件很麻烦的事，除了利用cadence一些自带的封装库之外，我们主要还是靠从其他的第三方网站下载封装，ultra librarain是一个比较全的封装下载网站，但是下载后需要简单的处理
Capture CIS 依据数据库的属性导出BOM
今天画板子时候发现一个之前没遇到的问题，就是在生成PCB时候会提示你Failed to add classmember : XXX(未能添加类成员：XXX)，然后同时会发现有些器件会提示不知道引脚，问题如图所示：查了一下网上没有发现问题原图， 倒是有两个解决方案，一个是在创建一个PCB文件，在重新生成一次，另外一个是说把有问题的class删除，但是我想了一下我的问题应该不是出现在这里，发现仔细一看
*背景：常常在原理图update toPCB的过程，出现原理图上器件与PCB上器件不匹配，这就要十分谨慎了，逐一核对，否则出现血泪教训（PCB中丢失器件）。一、更新原理图到PCB二、进行器件匹配有自动的，有手动的。暂时，演示手动操作如：C35，第一栏和第二栏找到，然后选中，点击>逐一进行类似C35的操作三、执行更改此图，remove操作是删除走线此图，remove操作是删除器件千万要小心谨慎
当我们安装cadance17.2以上版本时，系统返回32位的版本与64位版本不匹配问题。ERROR(ORCIS-6245): Database Operation FailedPlease Check Session For More DetailsERROR(ORCIS-6250): ODBC Error Code: -1Description: The specified DSN contai
作为百能云板高端PCB产品线的核心力作，本产品采用14层4阶HDI叠孔结构，构建了“1-2、2-3、3-4、5-6盲孔 + 14-13、13-12、12-11、10-9盲孔 + 6-9盲孔 + 3-12直孔”的复杂互联网络，精准匹配服务器电源模块多电源层、多信号层的布线需求，突破传统PCB布线极限，实现高密度互联的跨越式升级。在-55℃~125℃的高低温循环测试中，板材形变率严格控制在0.1% 以
PCBA供应商的核心价值在于稳定交付能力。广州华创精密科技通过完整的制造闭环体系，为硬件工程师、研发项目及AIoT企业提供从设计评审到量产交付的全流程支持。其优势在于：工程前置降低试错成本、快速精准的打样能力、严格的量产管控体系，以及高效的工程沟通机制。公司特别注重预防性质量管理，建立完善的追溯系统，确保工控、电力等长期运行产品的可靠性。不同于单纯追求低价或速度的供应商，广州华创精密科技有限公司始
本文介绍了在嘉立创EDA专业版中设计STM32核心板元件封装的流程。主要包括：1）新建元件前需设置符号库；2）通过向导功能辅助创建QFP类型封装；3）填写基本信息时需注意元件分类和符号信息。文中重点说明了封装设计的初始步骤，为后续PCB设计奠定基础。保持更新
摘要：解决AD20原理图中"shift+空格"切换走线拐角模式失效问题的步骤：1）添加英语键盘语言并切换；2）在原理图模块单独设置SCH交互快捷键；3）检查并移除重复的快捷键设置；4）可通过拖拽自定义快捷命令栏。需注意原理图和PCB模块的快捷键设置是分开的，修改后务必保存设置。
从输入到后级，按‘过流保护→大能量过压保护→精细过压保护’排序，且保护元件需靠近干扰源，被保护电路需靠近精细保护元件”。同时优化接地和布线，才能让三者协同发挥最大保护作用，避免“保护失效”或“干扰残留”。
Combined Property string栏：{Item}\t{Quantity}\t{Reference}\t{Value}\t{Header栏：Item\tQuantity\tReference\tPart\t。选择原理图–>Tools–>Bill of Materials。
pcb工艺
——pcb工艺
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
腾讯云开发者社区
openEuler 社区
AtomGit开源社区
AI硬件创业社区
