登录社区云，与社区用户共同成长
邀请您加入社区
摘要：LC滤波器设计中，论述了几种抑制谐振的方法。
增强型脉宽调制（ePWM）是电力电子系统的关键控制模块，主要用于数字电机控制、开关电源等功率转换系统。其核心组件包括时基模块（控制PWM频率/周期）、比较模块（设置占空比）、动作限定器（输出控制）、死区模块（防止直通）、斩波模块（高频调制）和故障保护模块。ePWM支持多种计数模式（增/减/增减计数）、多模块同步及高分辨率控制（HRPWM），可实现亚时钟级精度的PWM信号生成。各子模块通过专用寄存器
framebuffer编程正点原子mipi屏幕RK3588开发板韦东山
PWM（脉冲宽度调制）通过控制调节脉冲宽度控制功率输出的模式，主要由三部分组成：占空比Tpn/T、脉冲宽度Ton、脉冲周期T单周期的PWM波形很简单，主要就是控制脉冲的周期，脉冲的宽度，脉冲起落的时间，一个周期内的脉冲个数，但事实是产生PWM波形时，要结合实际应用，每个要素都要顾及，需要灵活配置。该模块在ePWM中的位置在如图：该模块比较事件出现时间：当计数器寄存器TBCTR的值与比较寄存器A的值
TMS320C6678与FT-M6678N关键差异对比
[在这里插入图片描述](https://i-blog.csdnimg.cn/direct/d6755463926c48baaff98a523ba02fef.png一位数码管由8个LED组成，数码管的显示，就是简单的高低电平输出其连接方式有共阳极和共阴极两种，共阳极连接在数码管的连接端直接拉低电平即可，而共阴极接法需要使用驱动芯片进行驱动LED管使其导通。
希望能帮助到遇到类似问题的朋友，新人第一次写博客，难免有疏漏之处，若有错误欢迎指正。
本文详细分享了2025全国大学生电子设计竞赛A题的能量回馈的变流器负载试验装置的解决方案，包括电路设计、程序设计等关键环节。
F28335 内部有16个中断线，其中包括2个不可屏蔽中断（RESET和NMI）与14 个可屏蔽中断。F28335的外部中断分为三个等级：外设级、PIE级和CPU级；如下图：图中右上侧为CPU级，左下侧为PIE级，右侧为外设级一个外设中断源想要让CPU产生中断必须经过这三个阶段，下面对这三个等级进行介绍PIE控制器一共有12个PIE中断使能寄存器PIEIERx,分别对应于PIE控制器的12个组,每
当系统时钟（SYSCLKOUT）来一个脉冲，PSC 预定标计数器减 1，当 PSC 预定标计数器减到 0 的时候，预定标计数器产生下溢后向定时器的 32 位计数器 TIMH:TIM 借位，即 TIMH:TIM 计数器减 1，同时 PSC 可以重载定时器分频寄存器（TDDR）的值；当计数寄存器TIM 减到 0 产生下溢的 时候，计数寄存器会重载周期寄存器（PRD）的值，同时定时器会产生一个中断信号给
摘要： 本文研究了同步基准框锁相环(PLL)在三相并网系统中的应用，重点分析了电压不均衡条件下的相位锁定问题。通过Clarke和Park变换将三相量转换为旋转基准框，利用q轴分量与相位误差的线性关系实现相位锁定。针对电网不均衡问题，提出解耦双同步基准框PLL方案，分离正负序分量以消除干扰。推导了PI控制器的离散化实现方法，并给出了参数设计准则，确保系统在30ms内稳定且误差小于5%。实验验证了该方
以GPIOA为例，红色为控制寄存器，绿色为数据寄存器，蓝色为中断和功耗选择寄存器，三类具体如下：（1）其中，GPACTRL：将为输入引脚指定采样周期，位功能GPAQSEL1/2：控制配置采样数，也可以认为是滤波数，当干扰信号持续采样周期小于该寄存器设置的采样周期数时，干扰信号被滤除，该寄存器各位功能GPAMUX1/2：控制GPIO的四种外设功能（普通IO/外设等）GPIOADIR：控制GPIO的输
1Mb波特率、32个邮箱(可自由配置为接收和发送)、0 – 8 字节的数据、可编程中断(可嵌套)
本次波特率为115200，LSPCLK为20MHZ，计算出BRR为20.7，四舍五入为21，16进制为0x0015。高八位：0x00，低八位：0x15。首先需要使能SCI时钟，这里有SCIA、SCIB的时钟，选择自己需要的时钟使能，一般在官方InitPeripheralClocks函数里有。1.设置功能：rx：复用通道6、输入、上拉、异步tx：服用通道6、输出、上拉、异步。查找芯片手册，找对应引脚
XCZU19EG-2FFVB1517I 是一款高性能的 Zynq UltraScale+ MPSoC，结合了多核 ARM 处理器、强大的 FPGA 逻辑资源、高速收发器和硬件加速引擎，适用于各种需要高带宽、高计算能力与低功耗的嵌入式系统。它能够满足多种应用需求，从智能交通、工业自动化到高级数据处理、图像和视频分析等。
本文介绍了一种基于FPGA和STM32的波形解调与重构系统设计方案。系统通过高速ADC采样输入信号C，经FIFO缓冲后由FPGA串口发送至STM32进行FFT分析，识别出A、B两路波形的类型和频率。FPGA接收识别结果后，利用DDS模块重构信号并通过锁相环消除相位漂移。系统还实现了相位差可调功能，可通过按键设置A'和B'的相位差，并在数码管上显示。整个系统采用模块化设计，包含FIFO缓冲、串口通信
在现代电子电路设计领域，MOS管作为一种重要的半导体器件，被广泛应用于各类电路当中。然而，MOS管自身存在一些固有的特性和局限性，特别是其内部体二极管的高损耗问题，给电路的性能和效率带来了一定的挑战。为了克服这些问题，工程师们通过外接反并联二极管等一系列优化手段，显著提升了电路的性能。接下来，我们将详细探讨这些优化措施的原理、作用以及应用场景。
VGS从VTH到V miller:此过程MOS管开始导通，MOS流过的电流与VGS呈线性关系，VGS继续增大，VGD微降，保持开通准备状态；VGS从V miller到VTH:此过程MOS管开始关断，MOS管流过电流与VGS呈线性关系，G极电流主要由CDS放电提供，此区域为线性区，随着VGS减小，漏极电流减小直到为零，漏极电压VDS(OFF)不变。VGS=V miller:VDS由ID*RDSON上
本文分析了2023-2025年全国大学生电子设计竞赛电源类赛题的仪器元件清单与题目关联性。2023年单相逆变器并联系统和2024年AC-AC变换电路均与清单列出的设备完全对应。基于2025年清单中三相可变电阻器、单相变压器等关键元件，预测赛题可能为多端口能量管理系统，包含单相PWM整流、DC/DC变换和三相逆变器模块，符合新能源应用趋势。建议重点准备单相PWM整流（THD≤2%）、三相逆变（SVP
CLB（可配置逻辑块）是由多个可配置模块组成的数字逻辑单元，通过交叉开关互连结构增强外设性能，支持ePWM、eCAP等控制外设的灵活连接。系统包含4个逻辑块（CLB1-CLB4），各含组合/时序逻辑模块，通过CPU接口实现配置与数据交换。
需要加入反相电路的图腾柱，驱动的dｉ/dｔ更大，对IC的逻辑干扰较大。存在电流反灌的风险，驱动IC引脚负压较大，可能导致驱动IC损坏，驱动能力也受驱动IC限制，会导致驱动IC的损耗变大，发热严重，充放电电流都流过驱动IC,驱动信号线长还容易耦合外部噪声，干扰驱动IC内部的逻辑电路、时钟电路，出现工作状态异常。MOS管根据应用场景不同，驱动电路的类型也较多，主要有IC直接驱动型、推挽输出电路增强驱动
为了让程序正常运行，使用 TI 的 DSP28335 必须添加一些官方的库文件，这些文件提供了芯片的初始化、系统控制、GPIO、中断管理、延时等底层功能。缺少它们，编译或链接会报错。在 TI CCS（Code Composer Studio）中，除了添加源文件，还必须告诉编译器去哪里找头文件（.h 文件），头文件和源文件是一一对应关系。├── DSP2833x_Headers_nonBIOS.cm
指栅极电压在TDOFF后达到门限电压的时间，即输出电压下降到90%开始到VDS上升到其关断电压时10%的时间，两个阶段：漏极电压从导通电压上升到输入电压，漏极电流从负载电流下降到零这两个区域，在TF内损耗也较大，此段时间要通过减小栅极反抽电阻和输入电容来减小。栅极总充电电荷（QG）、栅源充电电荷（QGS）、栅漏充电电荷（QGD）、跨导（Gm）、导通延迟时间（TDON）、关断延迟时间（TDOFF）、
电阻、电容器、电位器、电子管、散热器、机电元件、连接器、半导体分立器件、电声器件、激光器件、电子显示器件、光电器件、传感器、电源、开关、微特电机、电子变压器、继电器、印制电路板、集成电路、各类电路、压电、晶体、石英、陶瓷磁性材料、印刷电路用基材基板、电子功能工艺专用材料、电子胶(带)制品、电子化学材料及部品等。因为它本身能产生电子，对电压、电流有控制、变换作用(放大、开关、整流、检波、振荡和调制等
它还集成了 4.9 Mb 的分布式 Block RAM，满足高速缓存与 FIFO 需求；该器件提供约 500 根用户可编程 I/O，引脚分布于多个电压域，可支持 LVCMOS、LVDS、SSTL、HSTL 等多种电平标准，满足各类板级外设互联需求。6 条 GTP 高速收发通道最高可达 6.6 Gbps，支持 Aurora、PCIe Gen2、Serial RapidIO、10G Ethernet
本文章采用CCS进行DSP（TMS320F280039）系列学习。从零开始，重新学习并记录知识点，同时也是为了方便自身回顾
/多帧数据的帧头为帧序号。//多帧数据的帧头为帧序号。//多帧数据的帧头为帧序号。
在电场作用下，管内气体开始游离，当外加电压增大到使极间场强超过气体的绝缘强度时，两极之间的间隙将放电击穿，由绝缘状态转换为导电状态。气体放电管的主要参数是：直流击穿电压、冲击击穿电压、冲击耐受电流、工频耐受电流、响应时间、直流过保持电压、绝缘电阻、极间电容、气体放电续流能力等。气体放电管的冲击放电电压必须低于线路所能承受的最高瞬时电压值，才能保证在瞬间过电压时气体放电管能比线路的响应速度更快，提前
我们不仅是技术的传播者，更是行业生态的构建者，致力于打造一个集技术展示、高端交流与商业合作于一体的平台，共同突破技术边界，探索无限可能。EMC（Electro Magnetic Compatibility，电磁兼容）是指电子、电气设备或系统在预期的电磁环境中，不会因为周边的电磁环境而导致性能降低、功能丧失或损坏，也不会在周边环境中产生过量的电磁能量，以致影响周边设备的正常工作。相关内容如有错误之处
摘要： 本文提出了一种基于双单相逆变器并联系统的设计方案，满足离网独立供电、并联均流运行及并网三种工作模式。系统采用电压/电流双闭环控制策略，实现24V±0.2V稳压输出（THD≤2%）和精确电流分配（误差±5%）。硬件上采用全桥逆变拓扑（42V DC输入），配合UCC21520驱动和STM32F407主控；软件上通过PR控制器实现瞬时电流跟踪，结合锁相环技术完成预同步并网。仿真与实物测试表明，系
受保护器件两端的电压被限制在TVS管两端的箝制电压，过压消失后TVS管又恢复到高阻抗状态。时，TVS 迅速由高电阻状态突变为低电阻状态，泄放由异常过电压导致的瞬时过电流到地，同时把异常过电压钳制在较低的水平，从而保护后级电路免遭异常过电压的损坏。TVS管的电容由硅片的面积和偏置电压来决定，电容在零偏置情况下，随着偏置电压的增加，该电容呈下降趋势，电容大小会影响TVS管响应时间。器件在发生击穿的区域
ESD防护元件工作原理见图，四个模式的含义如下，PS-mode: VSS接地，正的ESD电压出现在IO端口引脚PAD上；对于通用IO端口，一般选MOS管作为ESD防护元件，采用其击穿的snapback特性，可以做到比较好ESD防护能力，但寄生电容大，因而不适用于高速信号的IO端口。我们不仅是技术的传播者，更是行业生态的构建者，致力于打造一个集技术展示、高端交流与商业合作于一体的平台，共同突破技术边
此前的数字人虽已具备 AI 智能文案功能，但大多停留在检索层面，缺乏深度思考能力。数字人解决了人们出镜的难题，DeepSeek 解决了爆款文案的问题，两者强强联合，使得一天生成几十个爆款视频不再是天方夜谭。DeepSeek 与数字人的结合，为内容创作者提供了高效、强大的创作工具，极大地降低了创作门槛，提高了创作效率。相信在未来，随着技术的不断进步，它们将在内容创作领域发挥更为重要的作用，为我们带来
本文详细介绍了TMS320F28335 DSP的XINTF外部存储器接口模块。XINTF支持多种存储器类型映射、可编程等待周期和多种寻址模式，适用于大容量存储应用。通过配置XINTFCTL、XINTFADDR等寄存器可实现外部存储器操作，并以扩展SRAM为例，给出了硬件连接和代码实现方案。XINTF模块为需要大量数据存储的嵌入式应用提供了高效解决方案，掌握其使用方法对开发者具有重要意义。
HDMI转12G- SDIGS12170+GS12281-富利威方案设计及技术支持
功率开关管的峰值电压为直流侧电压(60V)，功率器件的峰值电流取决于负载的最大电流值(3A)。图1为半桥DCDC变换器的硬件资源示意图，包括直流电容器C1和C2、功率开关管Q1和Q2、电感器L、功率器件驱动电路、采样电路、主控板。电感器L的电流纹波一般为输出电流的20%~40%。本设计中，假设电感电流纹波为输出电流的30%，即满足下式。为保证良好的隔离性、安全性和高测量精度，采样电路采用直流电压传
摘要：本文基于TIC6000DSP设计了一种图像二次曝光处理系统，实现了两幅RGB图像的加权平均融合（C=0.5×A+0.5×B）。系统采用三级优化方案：基础C语言实现保证功能正确性；通过intrinsic函数（如AVGU4）优化数据处理效率；最终采用线性汇编对关键代码深度优化。实验表明，优化后处理速度提升40%，时钟占用减少30%。系统分层设计包含应用层（lab_03_app）负责文件I/O和流
GPIO是通用输入输出接口的简称，它提供了最基本也是最灵活的输入输出功能。28335拥有丰富的GPIO资源，可满足多种应用场景的需求。GPxMUX寄存器（功能选择寄存器）作用：用于选择GPIO引脚的工作模式，即通用数字I/O模式或其他外设功能模式。配置方法：将GPxMUX寄存器的相应位设置为0，表示将引脚配置为通用数字I/O模式；设置为1，则表示配置为特殊外设功能模式。GPxDIR寄存器（方向控制
本文介绍了PID控制器的C语言实现方法，包括位置式和增量式两种算法。内容涵盖PID控制原理、离散化差分方程、代码实现（含抗饱和和输出限幅处理）及嵌入式应用示例。通过单相逆变器闭环控制的仿真验证，表明两种PID实现方式均能有效跟踪给定值，控制效果与系统自带PID一致。文章还提供了获取仿真模型的方法，并预告将在后续视频中展示嵌入式实际效果。该PID代码可直接移植到STM32、DSP等嵌入式平台使用。
摘要：本文记录了新手开发者在使用CCS 12.8.1和C2000Ware_5_00环境下遇到的IDLE命名冲突问题。在引入f28x_project.h后，系统报出多个类型定义错误，经排查发现f28003x_lin.h中的结构体成员IDLE与f28003x_globalprototypes.h的函数IDLE()以及cpu.h中的宏定义IDLE产生三重命名冲突。最终通过将前两个文件中的IDLE重命名为
dsp开发
——dsp开发
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
AI硬件创业社区
魔珐星云开发社区
