登录社区云，与社区用户共同成长
邀请您加入社区
本文系统介绍了嵌入式软件程序分析技术，涵盖静态分析、动态分析、混合分析与形式化方法等核心方法，对比了各自的优缺点与适用场景，并列举了Clang Static Analyzer、Coverity、cppcheck、Valgrind、AFL等常用工具及MISRA C、AUTOSAR等行业标准。文章还探讨了当前面临的挑战与AI辅助分析等未来趋势，旨在为嵌入式开发者提供全面的质量保障与安全验证技术指南。
摘要： 符号执行是一种动态测试技术，通过将程序输入抽象为符号变量，系统性探索执行路径以发现深层缺陷。其核心流程包括符号化执行指令、分叉路径、记录约束，并利用求解器生成触发路径的测试用例。然而，符号执行面临路径爆炸和约束求解复杂的挑战，需结合搜索策略（如覆盖率导向）和优化技术（如约束简化）缓解。典型工具如KLEE（C/C++）、Angr（二进制）和S2E（全系统）已应用于自动化测试、漏洞挖掘等领域。
LV_MEM_SIZE 默认是 (64 * 1024U) ，我改成了(10* 1024U) 也就是10kb，根据你自己情况调整。1.颜色格式精简：比如说ST7789用的是RGB565颜色格式，那么把其他颜色格式改成0。最后精简的flash占用大概120KB左右，精简前占用240KB。
本文提供了CCS(Code Composer Studio)软件的详细安装教程。
本文介绍了PID控制器的C语言实现方法，包括位置式和增量式两种算法。内容涵盖PID控制原理、离散化差分方程、代码实现（含抗饱和和输出限幅处理）及嵌入式应用示例。通过单相逆变器闭环控制的仿真验证，表明两种PID实现方式均能有效跟踪给定值，控制效果与系统自带PID一致。文章还提供了获取仿真模型的方法，并预告将在后续视频中展示嵌入式实际效果。该PID代码可直接移植到STM32、DSP等嵌入式平台使用。
安装CCS IDE
程序流程设计中首先要进行外设使能配置，接着初始化UART2串口，然后进行GPIO管脚复用，配置GPIO管脚为输出，最后配置DAC各通道的输出电压值，并在UART2串口终端显示各个通道的输出电压。其中，第一个参数时GPIO的基地址，第二个参数是GPIO的编号，第三个参数设置GPIO的方向。其中，第一个参数是GPIO的基地址，第二个参数是GPIO的编号，第三个参数设置GPIO的电平。或下降沿发送，上升
安装StarterWare 后，可在安装目录下找到 C6748 所有通用库函数和对应的源码（StarterWare的 drivers 目录下，部分位于其他相关目录下），同时可在安装目录docs 文件夹内找到所有库函数的使用方法。程序流程设计中首先要进行外设使能配置，接着进行GPIO管脚复用，配置GPIO管脚为输出，然后初始化AD9833，最后在设置AD9833的输出波形。本实验使用的硬件接口为波形
UART是一种通用串行数据总线，用于异步通信，异步通信以一个字符为传输单位，通信中两个字符间的时间间隔多少是不固定的，但在同一个字符中的两个相邻位间的时间间隔是固定的。串行通信是指利用一条传输线将资料一位位地顺序传送，特点是通信线路简单，利用简单的线缆就可实现通信，降低成本，适用于远距离通信，但传输速度慢的应用场合。CPU要不断地读取状态字和检测状态字，不管那个外围设备是否有服务请求，都必须一一查
外部存储器接口主要用来同并行存储器连接，这些存储器包括SDRAM、SBSRAM、Flash、SRAM存储器等，外部存储器接口还可以同外部并行设备进行连接，这些设备包括并行A/D、D/A转换器、具有异步并行接口的专用芯片，并可以通过外部存储器接口同FPGA、CPLD等连接。程序流程设计中首先要进行外设使能配置和DSP中断初始化，接着初始化LCD的显示与触摸，然后初始化AD7606，接着初始化AD98
当2个OTG设备连接到一起的时候 ，MiniA插头边的ID引脚会注入一个“0”状态，MiniB插头边的ID引脚为 “1”，ID为0的OTG设备默认为主机（Adevice），ID为1的OTG设备默认为从机（B device）。由于USB是主从模式的结构（所有的通信都由主机发起，设备不能发起），故设备与设备之间、主机与主机之间不能互连，为解决这个问题，扩大USB的应用范围，出现了USB OTG，全拼
plc是现在比较成熟的工控编程技术，也是应用比较广泛的技术，越来越的人想进入到这个领域，那么做为一个资深老人，有以下几点建议给到你，希望能帮到如下: 1、PLC入门书籍，必须有书；如果你能完整地读完这里的书，那绝对是最好的；如果你没有精力阅读整本书，就把这本书作为参考书。书本可以快速加深对反应知识点的理解。 2.编程软件安装；建议使用三菱的编程环境GX-Works2。这个软件安装包
基于Matlab在DSP中实现数字滤波FIR
c2000ware的发布版本选择一定要比IDE的版本要相对应或更早，否则会出现打不开c2000ware中例程的情况。当CCS从C2000ware导入例程时，如果因为编译器版本过低无法导入例程时，可以参照如下步骤下载合适的编译器版本。4，5：CCS编译器版本选择。进入TI官网，点击 设计与开发 选项卡，选择 嵌入式开发类别 为 C2000实时微控制器设计与开发。选择的编译器的版本要高于C2000wa
kevin是一名在校大学生，有天他在学习system generator时发现，自己的电脑由于同时安装了matlab 2016b和2022a，system generator在启动时会自动以2016b启动，那么Kevin想要在matlab 2022a中调用相关模块应该怎么操作呢？完成以上步骤之后，Kevin发现自己的system generator 可以按照2022a启动了，该有的东西也都有了。这
配置到这里，main.c里还有一些红色波浪线，例如interrupt,IER,IFR，解决办法是在c_cpp_properties.json里的defines里面添加一些东西，我是这样添加的，消除了这些下划线，但是有种自己骗自己的感觉，.在vscode里按住crtl+shift+p，然后在上面的搜索框输入c/c++,选择点击第一个配置UI，然后会自动生成一个.vscode文件，里面会有一个有c_c
程序调试问题
从CCS5到CCS12跳转，好多功能做了改变，在TI官网下载了最新的CCS12，下载了最新的C2000，从最开始的新建工程开始，不断摸索，查询。（没有办法，公司老人大部分还停留在CCS5上不亦乐乎，自己查吧）经过重重困难后最终程序编译成功了，兴高采烈的把程序下载到了开发板，结果发现了开发板一断电程序不跑了，作为小白今天把怎样下载程序从RAM转变到FLASH进行记录，以便共同学习，欢迎各位博友指正。
创建型：管理对象创建结构型：管理类 / 对象组合行为型：管理对象通信。
XCVP1902-2MSEVSVA6865 赛灵思 AMD / Xilinx 的 Versal Premium FPGA
TI公司Motor Control SDK Universal Project and Lab 使用介绍
本文介绍了dspic33开发时如何使用汇编语言编写函数并在C语言中进行调用，同时介绍了用汇编语言编写函数如何传递参数和返回值。
输入序列连续的序列检测、含有无关项的序列检测、不重叠序列检测、输入序列连续的序列检测时序逻辑时序逻辑、信号发生器、数据串转并电路、数据累加输出、非整数倍数据位宽转换、非整数倍数据位宽转换、整数倍数据位宽转换to、状态机-非重叠的序列检测、状态机-重叠序列检测、时钟分频（偶数）、自动贩售机、自动贩售机、占空比的奇数分频、任意小数分频困难、无占空比要去的奇数分频、根据状态转移写状态机-三段式、根据状态
本文聚焦STM32F103上TinyML模型的静态部署，通过Edge Impulse生成C++模型包，解决Semihosting卡死、DSP Heap不足、TFLite依赖过重及HardFault等问题，实现模型在有限SRAM/Flash下的稳定运行。强调从“模型可跑”到“嵌入式可靠部署”的工程思维转变，完成端侧推理关键一步，为后续实时手势识别奠定基础。
本文记录STM32 TinyML手势识别项目从V1到V2的模型迭代：基于300维三轴加速度数据，通过Edge Impulse进行频域特征提取，优化特征处理时间由11ms降至2ms，显著提升特征聚类效果。尽管当前验证集准确率达100%，但强调其不等于泛化能力，需警惕过拟合。本篇核心在于建立可对比的baseline，明确特征工程对端侧性能的关键影响，为后续模型部署与数据扩充奠定基础。
本文以 TI 为例，介绍了其在桥式传感器领域的解决方案。
然后保存更改后的.cproject 文件，右击工程clean project，编译。用文本查看工具打开工程目录下的.cproject 文件。发现此文件中的路径与实际路径不符合，我们改成对的文件路径。实际上已经添加头文件路径但还是报错。
压力传感器
路径包含中文，改一下就行。这是我改到桌面的效果。
SD卡操作分为SPI模式与SDIO模式，这里选择SPI模式，DSP为SPI主机，SD卡为从机，本文对SD卡SPI通信进行说明，关于SPI双机通信后续有时间也会特别写篇文章进行说明SPI---串行外设接口，优点：通信简单，支持全双工通信，数据传输速率快缺点：没有指定的控制流，完全以时钟携带数据进行通信，没有应答机制，相对来说通信数据的可靠性上有一定缺陷（相对I2C总线协议）特点：高速，同步，全双工，
5. 基本运算符VHDL定义了丰富的运算符，主要有算术运算符、关系运算符、逻辑运算符、赋值运算符、关联运算符和其他运算符。需要注意的是，操作数的数据类型应当与操作符所要求的数据类型一致。到目前为止，VHDL共有3个版本：VHDL87、VHDL93和VHDL2002。不同的版本对操作符的支持程度不同，具体可参见VHDL的参考手册。1）算术运算符（见表2-5）乘方运算的左边可以是整数或实数，右边必须是
我烧录的是boot和app层程序，没有合并，直接烧录，报错：Error on line 1191 : Undefined Record Type。最后发现，公司的烧录文件经过烧录APP会进行加密，加密后的文件仅在烧录APP能正常使用，而当时我为了验证给客户的程序，因为需要给客户加密后的程序，遂将加密后的app和boot在uniflash进行烧录，显示该故障。在一些公司遇到这些加密问题，时常很难有一
本文介绍 LTspice 的 FFT 分析工具中窗函数（Windowing）的使用方法。
本文介绍了一种基于FPGA和STM32的波形解调与重构系统设计方案。系统通过高速ADC采样输入信号C，经FIFO缓冲后由FPGA串口发送至STM32进行FFT分析，识别出A、B两路波形的类型和频率。FPGA接收识别结果后，利用DDS模块重构信号并通过锁相环消除相位漂移。系统还实现了相位差可调功能，可通过按键设置A'和B'的相位差，并在数码管上显示。整个系统采用模块化设计，包含FIFO缓冲、串口通信
解决keil高版本dsp库出错问题
在DSP开发中，经常使用memcpy()函数将代码从FLASH存储区间搬移到RAM存储区间，这样做的目的是为了加速DSP程序的运行（存储在RAM的程序运行比在FLASH的程序运行快），往往需要搬运的程序是对时间敏感或者计算量较大的程序。
全磊压力传感器
此接口允许应用程序使用 QSH 客户端 API，例如 open()、close()、setCallback() 和 sendRequest()，直到使用 close() 和 delete() API 显式删除会话。需要注意的是，open() API 也是在 once_per_session 的基础上调用的。有关协议缓冲区的更多信息，参见 https://developers.google.com/
还有可能是工程路径中含有中文，把路径中的中文删掉即可。
若无头文件搜索路径：配置工程属性Properties——>Build——>C2000 Compiler——>Include Options——>添加头文件的搜索路径——>Apply and Close，重新编译。若头文件搜索路径已正确添加，则检查文件路径中是否含有中文，特备注意。，若有则改为全英文输入，再重新编译，报错就会消失。编译报错：不能打开文件。中文符号（如括号、逗号等）用中文输入法输入的英
出现如上报错, 存在浮动节点, 通常是由于未放置GND符号导致的。
今天编译的时候出现以下错误，每一个之前的版本本来OK的都出这个错误，还听抓狂的，网上搜了原因，但是我头文件路径没问题。后面仔细看了以下报错位置发现，路径里有中文。真的没想到路径里有中文也会报这个错误。2.查看头文件路径是否有问题。1.查看路径里有无中文。
经检查，貌似包含了路径，实际是：CCS直接生成的路径是"E:\DSP8233x_ProjectExample…而我创建的路径"E:\CCS\DSP8233x_ProjectExample…DSP28335入门踩坑-----#1965 cannot open source file “DSP2833x_Device.h”编译直接报错：“不能找到对应的头文件“添加头文件（.h文件)所在位置。解决方法：
此问题在 Vivado 2021.2 中已得到修复，OT 告警默认将通过“Error Management”（错误管理）发出 SRST。在 CIPS GUI 中已对 Versal System Monitor 过热 (OT) 告警进行了说明。在低于 Vivado 2021.2 的版本中，可对此问题采用如下变通方法，即更新 pmc_data.cdo 文件来手动更改错误响应。但在 Vivado 202
本人第一次写csdn,其中如果有写的不正确或者不恰当的地方还请多多批评指正，在下不胜感激。
arm_recip_q31使用方法
dsp
M7000系列（M76H00、M75H00、M76P00、M73P00、M7600、M7300、M76E00、M73E00）专为工业控制（伺服电机、变频器、PLC、机器人）、光伏能源与数字电源等场景设计，采用国产自主高算力RISC-V内核，主频高达552MHz，内置DSP、FPU、HCL、Cordic、FFT、FIR、IIR等单元，搭配大容量内存与丰富外设接口，可高效处理实时数据与实时控制任务，产
使用TI的F28p650双核dsp芯片，想两个核都用上，cpu1核跑控制，cpu2核跑通讯。刚开始以为和F28377双核芯片一样进行调试就可以了，结果发现使用仿真器调试cpu2核怎么都不行。
摘要：本文分析了开关电路中尖峰电压的产生机理，指出MOS管寄生电容、线路寄生电感、大电流和快速开关是尖峰产生的三大主因。针对性地提出了通过延缓开关速度、并联吸收电容来抑制尖峰的方法，并推导了吸收电容的计算公式。进一步解释了实际工程中采用RC吸收电路的必要性，指出电阻能有效抑制电容引起的振铃现象。最后强调实际设计中需综合考虑效率、温升等因素调整RC参数，并提供了参数调整的实用判断方法：当MOS尖峰电
dsp开发
——dsp开发
联系我们（工作时间：8:30-22:00）
400-660-0108 kefu@csdn.net
乐奇 Rokid 开放社区
AI硬件创业社区
天工造物局
DAMO开发者矩阵
