【代码】fpga系列 HDL：verilog latch在fpga中的作用 & 避免latch的常见做法。

如果输入脉冲过于窄（小于源时钟周期），可能会导致展宽失败。还可以根据需求选择上升沿或下降沿。单个脉冲也能进行展宽。

【代码】fpga系列 HDL：XILINX Vivado Vitis HLS 笔记 参数接口综合 ap_none,ap_ovld,ap_ovld,ap_hs,ap_fifo。

【代码】fpga系列 HDL：ERROR [BD 41-1356] Slave segment ＜____HP0_DDR_LOWOCM＞ is not assigned into address space。

fpga系列 HDL：Quartus II PLL (Phase-Locked Loop) IP核(Quartus II 18.0)

【代码】p2p、分布式，区块链笔记: libp2p基础。

本来想做一个记录日常数据的应用，主要在Android端使用，后来发现在uniapp中使用sqllite数据库不是像原生中那样简单(所以当前准备去进行另一个路线，就给我使用的电脑都安装一个portalble的服务端，用来记录数据，这样也不会占用手机的空间了)。当前的使用体验如下：考虑到兼容性问题，HBuilder比较适合写UI加服务端存储的项目（各种小程序，网页商城）（当然其他功能也可以进行unia

【代码】esp32 camera的简单使用 crop +EloquentVision。

广义表的两种存储方法

【代码】fpga系列 HDL：verilog 常见错误与注意事项 Can‘t resolve multiple constant drivers for net+has mixed blocking and。