插入电源，在主机上打开串口助手，本开发板串口线插入主机中会识别出两个串口，都需要打开，串口输出内容会从其中一个输出。在vitis中右键项目-->Run As-->Launch Hardware，烧写程序。注意DDR测试项目只能使用JTAG模式进行测试，将开发板启动模式设置为JTAG模式，插入JTAG线连接主机，本开发板的串口与JTAG使用的是一个USB口与主机连接，板子上集成了一个USB Hub。

C:\Program Files\MATLAB\R2025a\bin\win64，可以右键matlab图标，打开文件所在位置，进入win64文件夹，将netapi32.dll文件复制到win64目录下，必须使用管理员身份，之后既可以直接使用matlab了。首先将安装包下载到本地中之后解压该文件夹，打开文件发现有两个文件，其中crach文件夹中是破解matlab所用到的文件。在安装之前将网络断开，不

将BOOT.BIN文件复制到SD卡根目录下，插入MPSOC底板，启动模式设置为SD卡启动，插入JTAG，串口和电源线。关于每一路通道的内容可以看下图，其中0 到3通道为一片9009，4到7为另一片，其中奇偶数通道分为实部和虚部，由此可以得出，只需要重点看0和4通道就可以判断出两片9009是否同步。打开vivado的硬件管理器，打开ILA调试窗口，调试文件使用我们提供的ltx文件，全选通道右键设置

openofdm的原作者从用usrp n210接在路由器上，生产了很多测试向量用于进行openofdm的仿真，我们当然可以用来进行仿真，并且肯定可以得到正确的结果。这里我在想的，将这些测试向量发射出去，之后用咱们fpga+ad9361平台接收回来，之后用openofdm在fpga里解析。这个是个稍微复杂的实验，我这些文字主要是做一个将作者提供的测试向量转换成usrp可以识别的发射数据格式。首先看看

我们已经已经做好在FPGA上的UDP的用户接口，也在PC上做好了UDP的收发函数，这里可以加上一些逻辑和代码实现UDP是否丢包以及是否错报的实验。首先来看开UDP接收的用户层面的接口：这里给出了udp长度，包头包尾分别用 sof和eof指示，还有我方以及对方的IP和端口。所有这些信号都在valid=1是有效。这很简洁的接口，写起测试模块很容易-------------为了实行包内数据数据校验我们就

本次测试评估长款B210、短款B210、205mini以及自主研发的SDRPro这四款USRP设备的最高传输速率。测试环境为Ubuntu20.04系统，安装了UHD4.0和gnuradio等软件。测试方法是通过运行benchmark_rate命令，分别设置发射（tx_rate）和接收（rx_rate）速率为56Mbps（设备设计的最高传输速度），以检查设备的传输性能。，所有测试的USRP设备均达到

若板卡的网线与路由器等设备设备连接，而不是与电脑直接连接时，需要修改板子的IP地址。我的本地IP网段为5，所以我这里IP地址需要需要修改为192.168.5.*，IP的最后一位不要与其他设备冲突，网关需要修改为192.168.5.1。使用开发板的网口与电脑或路由器等设备连接，使开发板与电脑在同一局域网内，使用telnet工具连接开发板，进行LWIP自环测试。修改完成后编译并生成BOOT.BIN文件

将SD卡插入开发板，并将开发板的启动模式设置为SD卡启动，插入电源和串口。如下图所示，是我们将ZED+AD9361移植到SDK中的项目，可以在Windows或Linux环境下使用SDK直接修改编译。从vivado设计图中可以看出，我们的ZED开发板使用ADI官方的驱动程无需任何修改，与官方全兼容直接使用即可。我们可以在此基础上添加单音回环程序，编译运行，运行结果如下图所示。本例程演示使用ZED开发

RFSOC 47DR上有两个100G光口，标号分别是128和129，测试时需要选择对应的测试文件，光口模块也需要插入，具体位置如下图所示。打开vivado的硬件管理器，烧写比特流时需要添加测试文件一同烧写，比特流文件与测试文件我都会提供在文章末尾。若比特流文件与测试文件在同一文件夹内，添加比特流后会自动添加测试文件。此测试使用光口自环模块实现硬件互联，FPGA中进行25Gbps收发校验，通过viv

本历程实现从ADC的8个通道分别输入，然后通过DAC的8个通道输出进行测试，检测16个通道是否可用。使用SW拨码开关选择输入通道，8个输出通道同时输出。插入电源，设置ADC输入通道，把10M时钟输入插入对应的通道，使用示波器查看是否有输出，如下所示为10M DAC输出波形。ADC通道需要使用SW拨码开关进行选择，↓↓↓↓为0，使用通道0做为输入，↓↓↓↑为1，使用通道1做为输入。把我提供的启动文件