本实验通过Verilog语言设计并验证了MIPS计算机的寄存器堆功能。实验使用Xilinx Vivado工具和教学实验箱，通过测试模块实现了对寄存器堆的读写操作验证。核心代码展示了寄存器初始化、数据写入（地址17写入7F）和读取过程，通过仿真验证了寄存器堆的正确性。创新性地新增了test.v测试文件。硬件结果显示成功实现了指定地址（REG11）的写入（AAAAAAAA）和读取操作，读取结果与写入数

本实验旨在掌握ROM和RAM的工作原理及Verilog实现方法。通过Xilinx Vivado平台，设计了一个32位异步数据存储器(data_ram.v)和一个指令存储器(inst_rom.v)。数据存储器支持同步写、异步读，采用寄存器堆结构实现32×32位存储；指令存储器预置20条MIPS指令，实现异步读取功能。实验成功验证了存储器功能：向地址00000444写入12345678后正确读出，指令

本实验通过两个Java程序练习分支结构和循环结构。回文数判断程序使用Scanner接收1-99999的数字，通过除法和取余分解各数位，利用if-elseif-else结构判断位数并进行回文数验证。猜数字游戏程序使用Random生成1-100的随机数，通过while循环和if-else提示用户调整猜测，直到猜中为止。实验成功实现了预期功能，验证了整数除法运算规则（12345/100%10获取百位数3

摘要：本文基于PyTorch框架实现了一个卷积神经网络（CNN）模型，用于MNIST手写数字识别任务。实验构建了包含卷积层、池化层和全连接层的网络结构，采用交叉熵损失函数和SGD优化器进行训练。结果显示模型在测试集上平均准确率达90.715%，但对风格差异较大的数字（如1和9）识别效果欠佳。研究还开发了PyQt5可视化界面，支持模型训练、图像加载和实时预测功能。实验表明CNN在手写数字识别中具有良

本实验使用7400（与非门）、7486（异或门）和7454（与或非门）芯片搭建全加器电路。通过测试验证了全加器的逻辑功能：和输出S_i=Ai⊕Bi⊕Ci-1，进位输出Ci=YCi-1+AiBi。实验结果与真值表完全一致，成功实现了1位二进制加法。实验过程包括逻辑表达式推导、电路连接和功能验证，掌握了组合逻辑电路的设计分析方法，并探讨了四位全加器的串联实现方案。

本实验包含两个题目：题一实现了带有序区标记的改进版鸡尾酒排序算法，通过在数组两端设置有序区边界(rightChange和leftChange)来优化排序过程；题二实现了0-99不重复随机数的生成，通过Random类产生随机数并使用contains方法确保不重复。实验结果显示，改进后的鸡尾酒排序能有效减少比较次数，提高排序效率；随机数生成程序通过循环检测机制保证了输出的唯一性。实验验证了双向排序的优