gtkwave：进行 数电 FPGA 实验。

B站江科大网课橙色的是包头，蓝色的是包尾，中间绿色的是数据。数据包的目的是将数据分割，方便下位机的识别。分为固定包长与可变包长，固定包长比较稳定。在笔者的毫米波雷达物联网模块中，为了稳定，所有串口都是固定包长。实际上思路也很简单，我传几个多余的参数，维护了稳定性，利远大于弊。文本数据包同理。优点是易于理解，缺点是解析速度代价。“好用” 和 “高效”，“顶层” 和 “底层” 的矛盾。[1]

接着 tx 的部分来RXNE (Receive Not Empty)标志:当RXNE标志位为1时,表示UART的接收缓冲区中有新的数据可以被读取。当数据被读取后,RXNE标志位会被自动置为0。这个标志用于判断是否可以从缓冲区读取数据。有点像 riscv 汇编语言的 bne, beqNVIC的全称是Nested vectoredinterrupt controller，即嵌套向量中断控制器。对于NV

数电课设使用 FPGAIDE 使用 Efinitypython代码块matlab代码块c代码块[1]

进行 FPGA 全加器 实验。

数电课设Verilog 是一种以代码形式来描述数字系统和电路的硬件描述语言 (HDL)。它由 Gateway Design Automation 在 20 世纪 80年代中期开发，后来被Cadence Design Systems 收购。

在 编辑长代码，要看上下离得较远的变量 时遇到的问题。

在 西电无人机电装实习 时遇到的问题使用蓝牙芯片 CH582F。沁恒的蓝牙芯片CH582F是一款集成了BLE（Bluetooth Low Energy，低功耗蓝牙）无线通讯功能的32位RISC微控制器。[1]

西电电装实习，无人机原理图、上位机的调节方法。