软件的下载和安装在网上有很多教程了，这一步可以参考网上的教程。安装好后就是注册账号，新建或者指定相应的工作文件夹路径，接着就是使用该软件。打开该软件的界面如下图所示，后面会对已经熟悉的功能做介绍，不熟悉或者还没了解的部分在以后的使用中逐渐添加进来。在资源管理其中包含了文件、大纲和时间线这三大板块。整个软件的应用界面如上面的图所示，右上角三个框都是有部分为实的白色，如果点击一下就会发现白色实心部分消

做过电路板级设计的人都知道芯片的样子，如下图所示。这个是网上找的芯片的样子，这只是其中两种，左边的是直插的芯片，右边的是贴片的芯片。顾名思义直插就是芯片的管脚直接插在电路板上，贴片是将芯片的管脚贴在电路板上。无论是什么样的芯片，最终都会留出一定的管脚用于电路连接，而这些管脚都是封装后留给客户使用的。这个是芯片最终交到客户的样子，也是市场上能见到的终样。如果像剥洋葱一样，从外往里看应该是下图所示。

做过电路板级设计的人都知道芯片的样子，如下图所示。这个是网上找的芯片的样子，这只是其中两种，左边的是直插的芯片，右边的是贴片的芯片。顾名思义直插就是芯片的管脚直接插在电路板上，贴片是将芯片的管脚贴在电路板上。无论是什么样的芯片，最终都会留出一定的管脚用于电路连接，而这些管脚都是封装后留给客户使用的。这个是芯片最终交到客户的样子，也是市场上能见到的终样。如果像剥洋葱一样，从外往里看应该是下图所示。

在没有AI工具的时间里，要从事某些研发的事情真的不是很容易，比如要成为某方面的大牛需要长期的耕耘和积累。另一点感想就是由于AI工具的出现将大部分人从简单重复的劳动中解放出来，会留给人们更多的个人时间，而这些个人时间对于自律向上的人无异于给思考、快速提升、创新创造了必要的条件，让人们有更多的空间去实现自己的想法，会给社会带来更多创新的成果。总之，不论我们愿不愿意，AI工具的普遍已经势不可挡，我们唯一

这个仅记录自己对芯片PPA的一些思考，不一定正确，还请各位网友思辨的看待，欢迎大家谈谈自己的想法。

DC综合的学习记录——模板记录

同时也建议做门级仿真的人员最好是验证人员，因为门级仿真的环境是在功能仿真的环境上进行修改得到的，验证的人员更熟悉验证环境，同时需要门级功耗数据时已经进行到研发时间紧迫的阶段，这样能减少门级仿真所花费的时间，提升功耗决策效率，而且验证人员也更熟悉每支case如何确认波形的正确性，避免功耗的输入波形有误，造成决策失误，从而影响项目进程。（3）门级网表的波形需要核对，比较的除了相应的标志信号，还需要比较

pre netlist和post netlist会存在在同样的hierarchy中同样的instance的部分cell一样，即使门级仿真不带任何时序（也就是和rtl仿真一样，为理想状态下的仿真），ptpx跑功耗时也不带任何时序反标，输入输出的波形变化相同，同一个cell的pre和post的功耗也会存在差异，因为相同cell的输入状态（如input_net_transition）和输出状态（outp

1 通过flist查看代码结构verdi -f 包含工程的file的list的文件（如flist.f） -top 工程的top-name &注1：“&”的作用——允许在后台运行，即在命令之行窗口使用了ctrl+c后打开的verdi窗口也不会关闭注2：“-top 工程的top-name”的作用——这样打开后工程目录结构是清晰干净的注3：flist.f里的保存的都是各个工程文件的路径，

（5）进行功耗分析。从芯片设计到芯片量产的过程中功耗分析是必不可少的环节，在流片前进行功耗分析可以大致估计芯片在各应用场景中的功耗，可以提前做好功耗的优化，达到我们的预期功耗目标。功耗分析分为综合后的功耗分析（简称pre功耗分析）和PR后的功耗分析（简称post功耗分析）。post的功耗分析用的网表是经过布局布线、插入时钟树等相关操作后的网表和sdf文件跑出波形文件（这里用的是fsdb波形文件）来