主当你画完焊盘，再画封装时出现卡死现象的时候。主要是因为电脑本身自带的微软输入法跟Allegro软件冲突导致的。具体做法参考win10系统微软输入法怎么卸载-百度经验 (baidu.com)即可。...

可能是因为你在画板子外框的时候把选错层了。要选Boaed Geometry下面Outline层进行板框绘制

注意：由于电路工作频率比较高 ESR ESL比较高的电容、磁珠，起不到改善辐射的作用。1、电源存在阻抗，电路就会产生寄生电感，当负载发生变化时，会产生电噪声。5、芯片的地不是绝对的0V，任何的导线都会有阻抗/感抗。在PCB中，电路的地面积越大，电阻越小，所以增加地的面积，减小地阻抗。存在电流环路，也就是闭合的电路，产生一个感生电动势，产生感生电流。改善措施： 1、减小电流环路面积， 2、加磁环3减

PHY（Physical layer物理层）s IEEE802.3中定义的一个标准模块，STA（Station Management Entity,管理实体，一般为MAC或CPU） 通过MIIM（MII Manage interface）对PHY的行为、状态进行管理和控制，当物理层接收到载波信号后，CRS_DV会变的有效，将数据发送给RXD，当载波信号消失后，CRS_DV会变的无效。7个发送接口：

30K 至 325K 逻辑单元的器件，多达 500 个用户IO，LUT6结构，先进 28nm 铜 CMOS 工艺，最大频率500MHz，硬件乘法器，LVDS 接口高达 1.6 Gbps，嵌入式硬核ARM、ADC、DDR2/3控制器。软件方面，需要考虑开发工具的兼容性，比如FPGA开发、调试、下载工具，MCU开发工具，IP核和RTL级代码、原语的兼容性等等，是否需要在原来的开发环境基础上安装额外的补

LVPECL是ECL电平的正电源、低电压版本。ECL电平是指发射极耦合逻辑（EmitterCoupledLogic）,与TTL相同，ECL的主体结构由三极管组成，不同的是 ECL内部的三极管工作在非饱和状态（即截止或者放大状态），符合高速信号逻辑状态迅速变化的要求。从这点上来说，ECL速率的提升是以功耗的增大为代价的。ECL是负电源，电路设计很不方便，而LVPECL是正电压、低电压。设计方便。被广