前辈们一直告诉我们，敏感的时钟信号最好不要走在PCB的表层，那到底会有什么风险呢？今天，高速先生就从以下这个角度来给大家分析分析下哈！

作者 | 黄刚（一博科技高速先生团队队员）做DDR的调试无非以下三种结果：调试fail、调试pass和调试很久才pass。你可能永远也想象不到PCB工程师花几天设计出来的DDR模块在加工出来后调试就多久才pass，一天？一周？一个月？甚至……高速先生近几年来在DDR设计仿真取得了长足的进步，这要得益于AI（人工智能）的热潮，作为该领域的核心产品，AI算力卡成为近年来各大通讯公司和芯片公司争相研发的

作者 | 黄刚（一博科技高速先生团队队员）做DDR的调试无非以下三种结果：调试fail、调试pass和调试很久才pass。你可能永远也想象不到PCB工程师花几天设计出来的DDR模块在加工出来后调试就多久才pass，一天？一周？一个月？甚至……高速先生近几年来在DDR设计仿真取得了长足的进步，这要得益于AI（人工智能）的热潮，作为该领域的核心产品，AI算力卡成为近年来各大通讯公司和芯片公司争相研发的

在电源路径压降不变的条件下，调整电压反馈点会拉高电源模块VRM的输出电压；电源通道本身的优化可以减小DCR，进而改善压降。两种方法都可以提高用电芯片的电压值。

的有效成分通过且使其夹带的毛刺得到合理抑制，这里的放大倍数0.707实际上也是我们常提到的增益为-3db的点，表示输出占输入幅度的1/√2，ωc=1/RC也作为截止频率衡量滤波性能的定性指标。理论上5个时间常数后，电容基本上接近充满的状态了，不过是不可能完全充满的，因为公式里面的指数函数的值不可能会等于0，随着时间的无限延长，电容两端的电压也会无限趋近于1v，和前面仿真看到的时域响应的波形吻合。先

封装基板（Package Substrate）是半导体芯片的载体。为芯片提供连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小产品体积、改善电性能及散热性、多芯片模块化等。我们生活中看到的芯片基本都是已经装载在封装基板上了，且基本都有外壳保护，只有一小部分会使用chip on board工艺直接实装在PCB板上。

在原理图或者PCB设计上通常会看到很多时钟或者各类协议的数据信号在芯片发送端会串接22到 33欧姆的电阻。那不知道大家有没有想过，为什么要选择这个范围的阻值呢？高速先生今天就从技术原理的角度来给大家回答下吧！

作者 | 刘丽娟（一博科技高速先生团队队员）对于模拟电路没学好的工程师来说，电阻只知道用来端接；电感只知道用来隔离；至于电容嘛，估计你们只知道滤波，更不用说它们的组合产生的作用了。不信？估计以下这个电容的用法，你也只能说滤波了吧……上周我们雷工，哦不是，是我们姜工的文章向大家介绍了DDR的时钟里面并联电容的用处，让大家惊奇的发现了原来电容也可以用来端接，可能已经让一大把粉丝获得了一波知识的源泉。那

当高速先生问DeepSeek如何优化112Gbps信号过孔阻抗时，得到的答案是这样的……