其中xxx就是被disable的某一项规则。在disable_block和enable_block之间的verilog code就是作用区域。如果没有enable_block语句，则disable_block的默认作用范围到endmodule。而且会报一个un-paired block waiver pragma defined for rule 'xxx'

5.无需clklane，所以正反向传输可以达到相同的速率，DPHY反向速率是正向最大1/4。8b/10b这些线路编码是不需要的，CPHY的三线编码本身就解决了连续0/1的情况。3.CPHY也正是通过符号边界的电压改变完成了时钟恢复。异步escape传输和LP mode和DPHY一样。4.CPHY基本上完全重用DPHY的低功耗模式。2.CPHY的三线编码使用状态跳变传递信息的。1.CPHY不需要li

复位网络具有非常大的扇出和负载，到达不同的触发器存在不同的延时，不满足复位恢复或者解除时间的情况下，就有可能在不同的触发器的不同时钟周期内进行解复位。仿真跟实际电路不同，仿真是“串行”的，仿真时控制信号的初始不定态会导致后续的控制信号结果都是不定态，也就是说，初始的不定态对控制通道是致命的。(数字系统一般分为数据通路和控制通路，数据通路一般是对输入的数据进行处理，控制通路则是对运行的情况进行操作)

1.各种MMUMMU是memory manage unit 内存管理单元；SMMU是system memory manage unit 系统内存管理单元；IOMMU和SMMU的功能基本相同，只是不同厂商的叫法。2.各种MMU的使用场景MMU是cpu和各种处理器对应的内存管理单元；SMMU/IOMMU是DMA使用的内存管理单元2.1 各自的使用场景2.1.1 地址转换MMU是处理器与内存之间的VA和

Substrate 是芯片的基底，是芯片的基础构件。它通常是一块硅片或其他半导体材料，用于承载芯片上的元件和连接器。Interposer 是一种中间层技术，用于连接两个芯片。它通常是一块硅基底，上面带有微型连接器，用于将两个芯片连接在一起。Interposer 可以用于提高芯片的性能和带宽，以及使芯片更加紧凑。RDL（Redistribution Layer）是芯片上的一层连接层，用于将芯片上的电

DPS的独特功能，使用FC的CCD everywhere功能，能够在设计的早期，甚至综合的过程中就能启用的压降优化，达到一个从基础架构上就能经得起压降的设计。推出不到两年，在FC这个全新的平台上已经看到非常显著的好处，而且这个只是这个平台的第一步，未来会继续去探索还有哪一些机会利用这个平台，在不同的环节上启用在传统流程里受局限的一些优化方法。，共享数据库让平台上所有的综合引擎，物理引擎，优化引擎，

本文主要介绍I2C的入门基础知识，从I2C协议的硬件层，协议层进行了简单介绍；作者能力有限，难免存在错误和纰漏，请大佬不吝赐教。

转自http://www.elecfans.com/d/652288.html在Coarse Placement和Legalization之间，其实还有很重要的一个步骤， 就是对ScanChain（扫描链）的处理。英文名Scan Reorder，直译为扫描链重组。那讲Scan Reorder之前，有必要对Scan Chain的基本知识做一定普及。Scan chain其实是可测试性设计（D...

for example, a path form regA to regB, if the clock arrived at regB later than at regA, thus the constraitn on the path form regA to regB would be a little loosen.it may help us to meet timing.it nam.

通信协议是指双方实体完成通信或服务所必须遵循的规则和约定。通过通信信道和设备互连起来的多个不同地理位置的数据通信系统，要使其能协同工作实现信息交换和资源共享，它们之间必须具有共同的语言。交流什么、怎样交流及何时交流，都必须遵循某种互相都能接受的规则。这个规则就是通信协议。图1-11 术语定义。