这是新的系列教程，在本教程中，我们将介绍使用 FPGA 实现深度学习的技术，深度学习是近年来人工智能领域的热门话题。在本教程中，旨在加深对深度学习和 FPGA 的理解。用 C/C++ 编写深度学习推理代码高级综合 (HLS) 将 C/C++ 代码转换为硬件描述语言FPGA 运行验证在之前的文章中，我们已经依次抽取了推理核的任务并行度和循环并行度和数据并行性。在本文中，我们将继续优化。最终版本包括全

最近收到了高云寄过来的FPGA板卡，下图：来源：https://wiki.sipeed.com/hardware/zh/tang/tang-primer-20k/primer-20k.htmlFPGA主要参数:FPGA型号参数GW2A-LV18PG256C8/I7逻辑单元(LUT4)20736寄存器(FF)15552分布式静态随机存储器S-SRAM(bits)41472块状静态随机存储器B-...

FPGA和USB3.0通信-联合测试（二）本次演示用的是USB3.0芯片-CYPRESS CYUSB3014（下称 FX3），该芯片是标准的USB3.0 PHY，可以大大简化使用USB通信...

关于Zynq的理论部分，参考http://www.zynqbook.com/本文大部分截图摘抄自《zynqbook》ZYNQ架构双核ARM Cortex-A9 处理器：ARM Cortex-A9 是一个应用级的处理器，能运行完整的像Linux 这样的操作系统传统的现场可编程门阵列（Field Programmable Gate Array，FPGA）逻辑部件：基于Xilinx 7系列的FPGA 架

之前推荐过适合FPGA的神经网络，包括CNN、DNN及SNN等，想实现的可以去看下：优秀的 Verilog/FPGA开源项目介绍（三十五）- TinyML优秀的 Verilog/FPGA开源项目介绍（二十四）- 脉冲神经网络 (SNN)优秀的 Verilog/FPGA开源项目介绍（二十二）- 深度神经网络 (DNN)优秀的 Verilog/FPGA开源项目介绍（二十一）- 卷积神经网络（CNN）优

本文作者：AMD 高级产品应用工程师 Kevin Morris这篇博客展示了在 AMD Zynq 设计中，如何用 Vitis Vision Library 中的函数（remap）导出一个 IP，并基于此 IP 构建一个的硬件平台（XSA），进而基于此平台来运行嵌入式应用。remap 函数是指从图像的某个位置获取像素信息，并将这些像素信息重新放置到另一个图像的另一个位置。在此示例中，设计将使用 1.

超短距离（USR）接口在2.5D封装技术上的重要性日益提高，已导致各种电气定义和电路实现。台积电最近介绍了其IP开发团队采用的方法，该方法用于并行总线，时钟转发的USR接口，以优化功率/性...

ISP（Image Signal Processor）我介绍了很多了，大家可以先看下面的文章，了解基本概念：ISP算法及架构分析介绍谈谈FPGA工程师如何做ISP图像信号处理器和 Infinite-ISPISP从图像传感器获取 RAW 像素，并将其转换为与人类对所捕获场景的感知相匹配的图像。ISP 是每个摄像头和视觉系统中必不可少的基本硬件处理器。然而，大多数厂家的 ISP 实现细节并不公开，都是

如果你正在进行复杂 FPGA/ASIC 的数字设计开发，并希望提高效率、降低重复设计成本，SURF 是一套成熟、可复用、工程级的基础架构库。无论是协议栈、AXI 总线、同步机制还是高速数据流处理，它都能为你的项目提供坚实的基础。SURF 是一个用 VHDL 实现的 IP 库和设计框架，包含大量常见模块，可直接用于 FPGA 或 ASIC 设计中，目标是让硬件开发者能够快速构建可靠的系统。拥有完整的

VTR 的设计流程以 Verilog 描述的数字电路和目标 FPGA 架构描述为输入，经过一系列处理，生成 FPGA 的速度和面积等性能指标.随着 FPGA 技术的不断发展，VTR 项目也在持续进化，最新版本 VTR 9 引入了更多功能和优化，支持更广泛的 FPGA 架构探索。VTR项目的意义，不仅在于它贡献了20万行代码，更在于它证明了一件事：在算力为王的时代，开放的架构，才是最快的架构。打包、