最终成果：一个支持周期性（基于定时器）和软件触发中断的中断生成器 IP，通过 AXI4-Lite 与 Zynq UltraScale+ PS 完全集成，可以通过 PYNQ 的 Python 接口进行控制。生成的 Verilog 文件（interrupt_generator_ip.v）包含完整的 IP 核，带有 AXI4-Lite 接口，可直接用于 Vivado 集成。中断生成器核心（interru

XSCT，即 Xilinx Software Command-line Tool，是 Xilinx 提供的 CLI 工具，用于替代旧的 XSDB（见下图，原文：https://adaptivesupport.amd.com/s/question/0D52E00007GTvwySAD/xsct-vs-xsdb?通过使用设备树二进制文件，U-Boot 可以将匹配的驱动程序绑定到受支持的硬件目标/组件。

可以在我之前的文章中找到一个简单的单行 Bash 命令，可以更快地找到所需的配置。本教程的最后一步是将 Linux 内核镜像下载到 DDR 内存中，并通过 U-Boot 启动它。必须将镜像放置在 DDR 内存的空段中，并且不能损坏内存中已有的任何其他镜像。由于我使用的是定制板，其启动引脚被硬配置为 QSPI 启动模式，所以我修改了 FSBL 代码，强制其使用 JTAG 启动模式。由于我们使用的是

出于这个目的，本项目将在 ZUBoard（含 Arm Cortex-A53 内核的 Zynq UltraScale+ MPSoC）上运行一个较小的 DeepSeek 模型。由于 ZUBoard 仅配备 1 GB 的 LPDDR4 内存，需在 SD 卡上建立足够的交换（swap）空间，以防止内存耗尽导致系统崩溃。在多个基准上（如 MMLU、GSM8K、HumanEval、MMMU）表现出接近或达到最

快来看看用FPGA做的开源示波器（二）之前一片文章介绍过《ThunderScope》开源示波器（快来看看用FPGA做的开源示波器），今天介绍另一个比之前功能更全的，基于FPGA做的开源示波器/逻辑分析仪/频谱仪/波形发生器/等等：特征ScopeFun是一款经济实惠、开源、一体化的仪器平台。它提供了以下工具：示波器频谱分析仪（FFT）任意波形发生器逻辑分析仪数字模式发生器采样速度快、内存大、噪声低主

面对数据中心网络性能瓶颈，Open-NIC 项目由 Xilinx 推出，提供了一个开源 FPGA-based NIC 平台，帮助开发者与研究者轻松实现硬件网络加速与原型验证。本文将为你深入解读 Open-NIC 的架构、组件与应用场景。Open-NIC 是由 AMD-Xilinx 推出的开源 NIC 平台，主要面向 FPGA 开发者与网络应用研究者，目标是打造便于接入的硬件网络原型架构。下载三个仓

这里写自定义目录标题绪论几款开源SDR平台横向对比主流SDR优缺点HackRF：LimeSDR：PlutoSDR总结绪论SDR- Software Define Radio 即软件定义无线电，从20世纪90年代初开始，软件无线电（SoftwareRadio）的概念开始广泛流行起来。由于其强大的灵活性和开放性迅速受到国内外的关注。SDR软件定义无线电可将基站信号处理功能尽量通过软件来实现，使用通用硬

在我上学的时候，STM32+FPGA的架构是论文或者研究的一个热点。直到Xilinx的ZYNQ和Altera的Cyclone V 出现大家才把研究的重点放到ZYNQ上，但是ZYNQ等架构成本较高及PS或者HPS端通常需要DDR，板子较大，同样的功耗也不低。从这几方面来说，ZYNQ等架构不是为了替代STM32+FPGA的架构，所以这种架构目前还是有自己的应用场景，比如工控领域，今天我们就聊聊伺服电机

FPGA 在无外部PHY芯片情况下输出HDMI，目前是比较成熟的方案（外部电路需要转换成TMDS电平）。在无PHY芯片情况下怎么进行HDMI信号输入呢？有输出当然有输入了，方案也是DIGILENT提供的（输出也是），下面以AMD-Xilinx 7系列FPGA为例，一步一步搭建一个HDMI输入DEMO.获取源码Digilent 提供了使用其提供的DEMO的特定流程。下载源码https://digil

近年来，随着嵌入式控制与功率电子的融合，基于 FPGA/SoC 的电机控制越来越受到关注。特别是 矢量控制（Field Oriented Control, FOC），它是高性能电机驱动（如 BLDC / PMSM）中的核心算法。转矩控制采用闭环控制，旨在维持指定的转矩值。在这种运行模式下，q矢量提供电机的有效转矩输出，d矢量提供平行于转子的力。该库不仅提供了完整的电机控制应用，还带有工具链支持、D