logo
publist
写文章

简介

该用户还未填写简介

擅长的技术栈

可提供的服务

暂无可提供的服务

单片机编程常用位运算

位定义  - 参考STM32 ST官方库#define GPIO_PIN_0                 ((uint16_t)0x0001)  /* Pin 0 selected    */#define GPIO_PIN_1                 ((uint16_t)0x0002)  /* Pin 1 selected    */#define GPIO_PIN_2 ...

#单片机
CCD CMOS传感器基本工作原理

CCD、CMOS传感器基本工作原理 图 1CCD传感器基本工作原理是,光照射每个像素产生电荷,并累积。由于CCD只有一个读出端口,因此需要串行的将每个像素的电荷在像素之间进行转移到输出端口。最终将电荷转换为电压,进行放大和AD转换得到图像。电荷转移示意图如下图 2图 3CMOS传感器则不同,CMOS传感器在每个像素处即将电荷转换为了电压,因而导致了很

FPGA verilog做基于模板的图像处理的方法

FPGA verilog做基于模板的图像处理的方法 首先,在如今CPU和GPU具有极强计算能力的情况下,为什么还要考虑用FPGA做图像处理呢?我觉得原因可能有:1,FPGA可以通过硬件接口直接连相机,从而实现实时在线处理。而基于CPU和GPU需要操作相机厂商依赖的SDK,比较难做到实时在线。2,FPGA的计算特点能够很好的匹配某些图像处理模式,处理性能比CPU和GPU更强(比如基于固定模板

#图像处理
高速高精度低资源占用单精度浮点算法verilog实现

高速高精度低资源占用单精度浮点算法verilog实现    最近一个需要考虑在FPGA里面实现一个对图像进行处理的算法,有几十次迭代计算,并且每次迭代还有很多浮点和矩阵乘法运算。FPGA板子中的乘法器数量是有限的,估计了一下远远不够使用,于是打算不用官方的浮点乘除法运算自己编写。直接使用一个ALTERA altfp_mult IP核需要使用7个9*9(4个18*18)乘法器模块,并且fmax直

ALTERA FIFO 读写verilog代码

ALTERA FIFO IP核使用verilog代码FIFO,在FPGA中是一种非常基本,使用非常广泛的模块。FPGA高手可能觉得不值一提,但对于像我这样的新手,有时却是个大问题,弄了一个多月,总算有所进展,希望把自己的一些总结写下来,一方面希望对其他入门者有所帮助,另一方面希望看到的高手们批评指正。另外得特别感谢特权同学的教程。         在大学中编了两年单片机(断断续续),C语言

pytorch性能profiling

https://pytorch.org/blog/introducing-pytorch-profiler-the-new-and-improved-performance-tool/https://pytorch.org/tutorials/recipes/recipes/profiler_recipe.html

#python#pytorch#tensorflow
python 通过pybind11调用C++ dll 基础篇

https://github.com/pybind/pybind11 下载代码并解压创建visual sdudio(至少2015)win 32 console工程,选 dll设置为x64, release设置项目属性,General里面Target Name为你要创建的模块名字,Target Extension为.pyd,Configuration Type 为Dynamic ...

大语言模型LLM量化激活outliers异常值抑制

突破性技术: 大语言模型LLM量化激活outliers异常值抑制

文章图片
guidellm LLM大模型性能评测工具

guidellm LLM大模型性能评测工具

    共 54 条
  • 1
  • 2
  • 3
  • 6
  • 请选择