一、普通时钟信号：1、基于initial语句的方法：parameter clk_period = 10;reg clk;initial beginclk = 0;forever#(clk_period/2) clk = ~clk;end2、基于always语句的方法：parameter clk_period = 10;reg clk;initialclk = 0;always #(clk_per

一、PLL IP核配置当我们需要用到分频或者倍频的时候，就需要使用Vivado中的 PLL IP核来获得我们想要的时钟频率。下面简单说明一下如何配置PLL IP核。1、查找 PLL IP核2、指定用于分频的输入频率3、设置输出频率、相位以及占空比4、设置locked信号的名字Locked信号是用来观察pll输出时钟是否和输入时钟锁定。当锁定时，这个Locked信号就变为高电平。5、如果需要，可以在

零、前言PYNQ 可以认为是 Python+ZYNQ，但不是简单的相加。在使用上，可以说 PYNQ 开发是 ZYNQ 开发的集大成，也可以说 PYNQ 是 ZYNQ 的全栈式开发，里面涉及到的内容不仅包括 FPGA 设计、PS 与 PL 的协同交互、HLS、linux 驱动开发，而且还要熟悉 Python开发并且使用 Python 各种库。PYNQ 是 Xilinx 推出的一个开源项目，目的是使用

一、报错原因[Place 30-574] Poor placement for routing between an IO pin and BUFG.If this sub optimal condition is acceptable for this design,you may use the CLOCK_DEDICATED_ROUTE constraint in the .xdc file

指令格式是指令使用二进制编码表示的结构形式，一般一条指令分为操作码和地址码两部分：一、操作码操作码表示指令的属性功能和执行的指令类型。操作数对应的二进制位数决定了计算机能够实现的最大指令数目。例如，操作码是 7 位的二进制码，计算机能够实现的最大指令数目是 128（2^7）。操作码根据二进制位数是否具有可变性将其细分为固定长度和可变长度两种。固定长度操作码就是保持二进制位数不变，所有指令的操作码长

一、设置输入延时（Input Delay）1、不同的路径需要使用不同的约束2、输入延时的定义由下图可以看出Input Delay是以上游芯片的时钟发送沿为参考，上游的输出数据到达FPGA的外部输入端口之间的延迟。输入延迟（input delay）包括Tco和Trace Delay（板间延迟），其中Trace delay又叫Board delay。3、完整的输入静态时序路径4、输入静态时序路径分析报

一、前言最近想要玩一个关于驾驶证和行驶证信息提取的小项目，于是就准备开始学习相关的知识。因为之前对身份证号码提取有过了解，所以一开始整体的概念还是有的，比如这种项目需要使用opencv、ocr或者深度学习模型等等。于是就带着这些仅存的印象开始了这个项目。二、搜集资料刚开始我习惯性的直接去百度搜索，想要搜索一些开源的项目，但是我发现并没有多少可以使用的资源。大多是一些只讲基本原理或者是身份证识别项目

一、RISC-V GCC工具链种类RISC-V GCC工具链与普通的GCC工具链基本相同，用户可以遵照开源的riscv-gnu-toolchain项目（请在Github中搜索riscv-gnu-toolchain）中的说明自行生成全套的GCC工具链。由于GCC工具链支持各种不同的处理器架构，因此不同处理器架构的GCC工具链会有不同的命名。遵循GCC工具链的命名规则，当前RISC-V GCC工具链有

前言：现在这年代，技术日新月异，物联网、人工智能、深度学习等概念遍地开花，各类芯片名词GPU, TPU, NPU，DPU层出不穷…它们都是什么鬼？与CPU又是什么关系？一、CPUCPU( Central Processing Unit, 中央处理器)就是机器的“大脑”，也是布局谋略、发号施令、控制行动的“总司令官”。CPU的结构主要包括运算器（ALU, Arithmetic and Logic U

一、多线程介绍1、什么是线程？线程也叫轻量级进程，是操作系统能够进行运算调度的最小单位，它被包涵在进程之中，是进程中的实际运作单位。线程自己不拥有系统资源，只拥有一点儿在运行中必不可少的资源，但它可与同属一个进程的其他线程共享进程所拥有的全部资源。一个线程可以创建和撤销另一个线程，同一个进程中的多个线程之间可以并发执行2、为什么要使用多线程？线程在程序中是独立的、并发的执行流。与分隔的进程相比，进