阻抗线计算的两种方式验证

本文主要介绍PCB设计中走线和过孔的载流能力。走线的载流能力决定电流承载能力的因素主要有：铜箔厚度、走线宽度、温升、镀通孔孔径。但由于电流分布不是均匀的，因此很难精确计算。常用的公式：K为修正系数，一般覆铜线在内层时取0.024，在外层时取0.048；T为最大温升，单位为摄氏度（铜的熔点为1060）；A为覆铜截面积，单位为平方mil（注意是squaremil）；I为容许的最大电流，单位为安培。1o

主要以ADS自带4port S参数模板说明如何快速预估实际项目中差分信号的插损和阻抗，重点在渔，而非鱼。

Lighttools 闪光灯仿真自建实例，主要以实际项目为例，说明仿真的整个流程，也可以用作仿真的sop

背景：项目开发过程中做了一般功耗版，功耗版的图纸从项目图纸上修改，只是在要测试电流的位置增加0ohm电阻或者10mohm电阻，方便测试电流，结果在项目贴片后发现不能开机，前期图纸多人绘制，排查不够全面，而且此问题打印成PDF原理图根本看不出问题，后来仔细排查了下原理图，对比之前很多项目图纸，总结了如下经验，做笔记也方便大概参考！offpage和Global Power的连接问题，基本总结出来是这样

cadence CIS配置ERROR(ORCIS-6245): Database Operation Failed，在指定的 DSN 中，驱动程序和应用程序之间的体系结构不匹配

Serdes 介绍

最近做项目测试时发现I2C data信号低电平不能完全到0电平，如下图量测到低电平最大值150mV左右，检查SOC及DL端SPEC，低电平最大值都是VIL max =0.35VDD 对于1.8V的IO 电平，这个电压是0.35x1.8=0.63V 显然150mV<<630mV,不影响逻辑判断，因此从项目的角度考虑，此问题并不影响项目，可以忽略。只是做项目的角度考虑，此问题就可以结束了。

由于临时工作需要，准备在虚拟机中安装cadence，做一些简单的查图修改等，全部在虚拟机中操作PCB会经常卡死，电脑配置不够的缘故。在VMware Workstation15 player中安装cadence17.2 安装到一半会跳出“VMware 不可恢复错误：（svga）”如下，同时虚拟机卡死退出，重复操作了好几次都会出现该情况。根据log位置查看了log，也无济于事于是根据自己安装软件的一些