
简介
该用户还未填写简介
擅长的技术栈
可提供的服务
暂无可提供的服务
本文分析了实时操作系统中为何需要为任务和中断服务程序(ISR)提供两套不同的API函数。关键区别在于:任务函数可以阻塞等待,而ISR必须快速执行完毕。以队列写入函数为例,任务中使用的xQueueSend()允许阻塞,而ISR专用的xQueueSendFromISR()则不会阻塞且不会自动触发任务切换。文章还提出了一种优化方案:在ISR中通过xHigherPriorityTaskWoken标记是否需

本文介绍了如何将Hugo生成的静态网站部署到GitHub Pages。首先说明了GitHub Pages托管静态网站的优势:免费、稳定、无需服务器运维,且与静态站点生成器完美契合。接着详细讲解了部署步骤:创建GitHub仓库(用户名.github.io)、修改hugo.toml中的baseURL、生成静态文件到public文件夹。重点解决了Git推送时可能遇到的验证问题,提供了生成SSH Key并

STM32的ADC(模数转换器)是一种12位逐次逼近型转换器,支持18个输入通道(16个外部+2个内部),转换时间仅1us。主要特点包括:规则组和注入组双转换单元,支持DMA数据传输;内置模拟看门狗监测阈值;提供单次/连续转换、扫描/非扫描等多种工作模式。硬件电路设计需注意参考电压匹配,软件配置需完成时钟初始化、GPIO设置、校准等步骤,并可通过标准库函数实现通道选择、触发控制和数据读取。ADC广

摘要 Unix时间戳是从1970年1月1日UTC/GMT开始的秒计数,存储在32/64位整型变量中。C语言通过time.h提供时间转换函数,如time()获取系统时间、gmtime()转换UTC时间等。STM32的BKP(备份寄存器)可在断电时保持数据,由VBAT供电,用于存储RTC时钟和用户数据。RTC(实时时钟)为独立定时器,提供时钟/日历功能,通过32位计数器实现Unix时间戳,支持三种时钟

文章摘要: DMA(直接存储器存取)是一种无需CPU干预的数据传输技术,可实现外设与存储器或存储器之间的高效数据传输。STM32F103C8T6的DMA资源包括DMA1的7个通道,支持软件和硬件触发。DMA通过总线矩阵访问存储器,各通道独立配置源/目的地址、数据宽度和传输次数。硬件触发由外设信号(如ADC转换完成)发起,软件触发则立即执行。数据宽度不同时按规则对齐转运。初始化流程包括开启时钟、配置

本文介绍了STM32F1系列微控制器的Flash存储器操作方法,主要包括程序存储器的读写、选项字节配置和器件电子签名读取等。通过闪存存储器接口(FPEC)可实现ICP和IAP编程,其中IAP允许通过任意通信接口更新程序。文章详细讲解了Flash解锁、擦除、编程的具体步骤,并提供了MyFLASH和Store模块的代码实现,用于参数存储管理。此外,还介绍了通过指针访问存储器获取芯片ID和电子签名的方法

本文介绍了STM32的硬件I2C外设及其应用。主要内容包括: STM32硬件I2C特性:支持多主机模式、7/10位地址、标准/快速模式(100/400kHz)、DMA和SMBus协议兼容; I2C框图和工作原理,重点说明数据寄存器和移位寄存器的协作机制; 主机发送/接收时序分析; 硬件I2C与软件I2C波形对比; 以MPU6050为例,详细给出了硬件I2C初始化配置流程和读写操作代码实现,包括GP

本文介绍了I2C总线通信协议及其在MPU6050传感器中的应用。I2C是一种由Philips开发的同步半双工通信协议,采用SCL(时钟线)和SDA(数据线)两根开漏输出线,通过外接上拉电阻实现多设备通信。文章详细讲解了I2C的硬件电路设计、时序基本单元(起始/终止条件、字节收发、应答机制)以及三种读写时序模式。重点阐述了MPU6050传感器的功能特性、硬件连接和内部结构,并给出了基于STM32的软

本文介绍了通信接口的基本概念和串口通信的原理与实现。主要内容包括: 常见通信接口对比(USART、I2C、SPI、CAN、USB)及其特性参数 串口通信硬件电路设计,包括电平标准(TTL、RS232、RS485)和连接方式 串口通信协议详解:波特率、数据帧结构(起始位、数据位、校验位、停止位)和时序分析 STM32 USART模块工作原理,包括框图解析、数据收发机制和波特率发生器 数据采样过程,重

本文介绍了GPIO的基本原理和应用。GPIO是通用输入输出接口,支持8种工作模式,包括输入(浮空、上拉、下拉、模拟)和输出(推挽、开漏)模式。文章详细解析了GPIO的内部电路结构,包括保护二极管、施密特触发器、数据选择器等关键部件的工作原理。在应用方面,介绍了STM32的GPIO相关函数,包括时钟使能、初始化、电平设置等操作,并给出了LED闪烁的完整示例代码。此外还说明了STM32的总线架构,不同








