安装插件可以让IDLE显示行号：1.先下载LineNumbers.py文件：原文地址过期了，https://sourceforge.net/projects/idlex/下载压缩包之后在此位置idlex-1.18.zip\idlex-1.18\idlexlib\extensions\LineNumbers.py2.将文件放在python安装目录下的idlelib目录下，3.用文本编辑器打开idle

常见的显示屏（LCD TFT之类的）驱动数据线一般都是16bits，RGB565的，VGA不一样，它就5根有意义的线，别的都是地线（图中的地址码0 1 2 3没有使用）：VGA显示器在市面上流通很久了，集成度很高，集成好了的东西一般都有成型的驱动模块，比如ADV7123：太贵了，算了算了。这里VGA和FPGA（stm32或51）的连接采用一种结构更简单的方法，...

usb转串口设备需要注册usb侧和serial侧两侧的操作，本文将简要分析二者的初始化流程以及一些关键函数的初始化流程。——以probe为例

最近在调试Hostapd,尝试通过配置使能一个支持MLO的AP,不过不知道hostapd conf里面哪些选项开启后可以使能,所以对Hostapd做一个整体解析.本篇分析介绍hostapd的netlink信息如何发送到内核、内核如何处理这些信息、处理后如何调用cfg80211，内核如何发送cfg80211信息，驱动如何处理cfg80211信息，最后如何start_ap。

Allegro Venture PCB Designer SuiteERROR(SPMHA1-161): Cannot open the design because of database problems.Run the dbdoctor command on the design and try to open again.Ctrl + open打不开文件解决方案：看看文件路径有无中文，本人

看起来是文件占用或者是命名错误，而事实上，这个就是单纯的找不到文件而已——多半是你给的路径不对，或者是.v文件没有后缀之类的小问题。

Error: (vlog-7) Failed to open design unit file"d:A_2021IC_IEContestFPGALIU22_ethernet_testethernet_testsourceimportssrcutil_gmii_to_rgmii.v" in read mode.

看起来是文件占用或者是命名错误，而事实上，这个就是单纯的找不到文件而已——多半是你给的路径不对，或者是.v文件没有后缀之类的小问题。

通常情况下，vscode的安装包都是线上安装，肯定能做到匹配，版本安装啥的都不会有问题，但个别时候，对于不能上网的机器，只能上内网的机器，只能U盘往里拷贝、服务器之类的这类机器，我们还是需要安装包把插件给vscode装上的。

​本文更多的是理解模型各个部分的含义、把各个简单的推导过程转化为python、ns3对比：1 理论吞吐与传输概率、传输成功概率、包长、速率、排队时间、成功传输时间、碰撞耗时的关系2 传输概率、传输成功概率、包长、速率、排队时间、成功传输时间、碰撞耗时的关系这几个参数的简单推导3 各个公式都有最初的已知量、推导出的中间量、最终的目标吞吐，一级一级的整理就可获得最初已知量和目标吞吐的关系，并将其画图4