logo
publist
写文章

简介

该用户还未填写简介

擅长的技术栈

可提供的服务

暂无可提供的服务

搞定100ns抖动:ARM+FPGA混合EtherCAT主站实战方案

本方案采用FPGA与STM32混合架构,FPGA负责硬实时的周期性帧装配与收发,STM32通过FMC映射的DPRAM透传数据,实现100ns级抖动控制。

文章图片
#嵌入式硬件#fpga开发
fpga之基础知识复习---流水线

Stage2:高4位相加(a[7:4] + b[7:4] + carry_low),输出高4位和与最终进位(sum_high, carry_out);Stage2:乘累加(MAC)第一部分(计算h[0]x[n] + h[1]x[n-1],h[2]x[n-2] + h[3]x[n-3]);Stage3:乘累加第二部分(计算h[4]x[n-4] + h[5]x[n-5],h[6]x[n-6] + h[

#fpga开发
深度学习三大基础激活函数详解:Sigmoid、Tanh、ReLU 公式、导数、图像与优缺点对比

摘要: 本文系统对比了深度学习中的三代经典激活函数:Sigmoid、Tanh和ReLU。Sigmoid输出0-1,但存在梯度消失和非零中心问题;Tanh改进为中心对称输出(-1,1),仍无法彻底解决梯度消失;ReLU通过简单阈值处理(max(0,x))成为主流,具有计算高效、梯度保持等优势,但也存在神经元死亡风险。三种函数各具特点:Sigmoid适合二分类输出层,Tanh曾用于RNN,ReLU则是

#深度学习#人工智能
从BLE Mesh串口日志分析设备上电、配网、网络配置以及LED控制流程

14:38:59.079]收←◆[LIB]:(sdk)rcv access layer,retransaction:0,ttl:10,src:0x0001,dst:0x000a sno:0x0002f5 op:0x3d80(MODE_APP_BIND),par_len:8,par:0a 00 00 00 11 02 00 00。

#网络#物联网
FreeRTOS 中的任务死锁原因及解决办法

在 FreeRTOS 开发中,死锁(Deadlock)是导致系统“假死”的常见原因之一。与系统崩溃不同,死锁时 CPU 可能仍在运行(甚至看门狗都还在喂),但关键任务却卡住不动了。结合 FreeRTOS 的特性,我为你总结了死锁的四大核心原因、解决办法及具体代码示例。

#mcu
到底了