如果要打开AXI SRAM的ECC Monitor单元，使得当检测到AXI SRAM的ECC错误时产生对应的中断，就需要操作AXI SRAM对应的寄存器组。其他的32位总线的SRAM，每32位数据附加7位ECC码。FDR寄存器有两个，对于64位总线的SRAM数据，FDRL寄存器保存低4字节的数据，FDRH保存高4字节的数据。在对SRAM进行写操作的时候，硬件自动计算并保存ECC的值，在对SRAM进

使用函数HAL_RTCEx_SetTimeStamp_IT（）或HAL_RTCEx_SetTamper_IT（）进行配置。WKUP引脚上升沿或下降沿，RTC Alarm（Alarm A和Alarm B），RTC唤醒，入侵事件，时间戳事件，NRST引脚的外部复位，IWDG复位。（3）使用RTC WakeUp事件唤醒停止模式，使用函数HAL_RTCEx_SetWakeUpTimer_IT（）配置RTC

得益于其拥有的 L1 高速缓存和 ART 技术，在Cortex-M7 的 480 MHz主频和 Cortex-M4 的 240 MHz 主频运行条件下，实现从内部flash执行程序零等待，并获得高达 3220 CoreMark/1327 DMIPS 的性能评分。如果你对STM32H743已经有足够的了解，并能接受这款芯片的电源管理的复杂性，同时对价格不太敏感，这一系列芯片将值得一试。根据RCC寄存

，怀疑了NRST引脚的对地电容(也是百度的，说电容太大了，复位时不能放电，但是电容是104的，很小。一开始怀疑是Boot0(双核的只有BOOT0，没有BOOT1)引脚虚焊，后来做了一个按钮，用来上拉下拉，由于不能下载程序，那么只能上拉BOOT0，跳到默认的地址，这个是ST自带的程序，是可以下载的。甚至怀疑Vbat引脚，(之前的板子因为没有把Vat接到VDD，饮片发热，现在的板子是多加了一个Bat电

一、Cache1、Cache简介Cache是为提升STM32性能的一个硬件，是一种高级缓存。它在STM32F7系列（以下简称F7）、STM32H7（以下简称H7）系列等高性能芯片中存在，在STM32F1、STM32F4系列中并不存在。它主要是用于提高STM32访问内存的速度，用于将数据提前加载到Cache中，当CPU需要时，再将该数据提供给CPU。这个操作在电脑的CPU中也有对应，如图2.1所示。

这个模式下，一旦启动 DMA，stream 就会从内存中加载一个数据（preloaded data）到内部的 FIFO 中，一旦外设发出请求，这个数据就会被传输给外设，接着 DMA 会重新从内存中加载数据（preloaded data 大小的数据）到空的 FIFO 中，重复这个过程。当启动了这个模式，传输数据的个数会被自动重置，例如：我们设置了 DMA_SxNDTR 寄存器要传输的数据的个数为 1

MPU 可以配置的 16 个内存区的序号范围是 0 到 15，还有默认区 default region，也叫作背景区，序号 -1。这些优先级是固定的。MPU 可以配置保护 16 个内存区域（这 16 个内存域是独立配置的），每个区域最小要求 256 字节，每个区域还可以配置为 8 个子区域。CPU 以最高效的方式加载和存储字节、半字和字，对于这种内存区，CPU 的加载或存储不一定要按照程序列出的顺

每个HSEM都有一个32位的数值，它包含有3部分信息：锁标记位（bit:31），内核ID（bit:11-8），进程ID（bit:7-0），其它位为保留位。在LOCK状态时，锁标记位为1，内核ID由运行系统赋值（内核Cortex-M7为其赋值为3，内核Cortex-M4为其赋值为1），进程ID由用户赋值，其取值范围为0-255。每个HSEM支持两种的上锁方式：一种是写方式，另一种是读方式。对应于这两

当同步信号（dmamux_syncx）达到时，输入的 dmamux_reqx 会立刻被传播到 dmamux_req_outx 作为输出信号，同时通道内部的 DMA request counter 会开启计数，初始值是设置在 DMA_CxCR 寄存器的 NBERQ 位中。当 counter 递减到零时，会触发一次 dmamux_evtx 的事件，同时断开输入信号 dmamux_reqx 到输出 dm

涉及到芯片选型的时候，需要大家了解各个型号的区别。此文件里面有简单的对比，只是内容比较简单，仅两页，不过也言简意赅。STM32H7的数据手册里面提供了一张非常棒的框图，大家可以方便地查看每个总线的时钟速度和这个总线所挂的外设。这个在大家配置外设时钟分频的时候还是非常有用的，因为外设的时钟分频就是建立在所挂的总线速度。需要了解更详细的对比信息，可以看数据手册。通过这个截图可以方便地了解不同型号的引脚