logo
publist
写文章

简介

该用户还未填写简介

擅长的技术栈

可提供的服务

暂无可提供的服务

玄铁E906 RISC-V处理器 系统分析报告

玄铁E906是阿里巴巴平头哥(T-Head)半导体开源的32位高能效嵌入式RISC-V处理器,定位于中高端MCU、物联网、语音处理、导航、WiFi、TWS耳机等应用场景。

文章图片
#apache#risc-v#开源软件 +1
玄铁 E906:Windows 环境下 RTL 仿真完整指南 - 基于Claude Code的探索

玄铁 E906 是平头哥半导体开源的一款 32 位 RISC-V 嵌入式处理器核,支持 RV32IMA[F]C[P] 指令集。官方提供了完整的 RTL 代码和smart_run仿真环境,但主要面向 Linux + VCS/irun 等商业 EDA 工具。本文的目标是在纯 Windows 环境下,使用完全开源免费的工具链完成从 RTL 编译到 C 程序仿真验证的完整流程。[byte]本文验证了在纯

文章图片
#risc-v#windows#AI
玄铁 E906:Windows 环境下 RTL 仿真完整指南 - 基于Claude Code的探索

玄铁 E906 是平头哥半导体开源的一款 32 位 RISC-V 嵌入式处理器核,支持 RV32IMA[F]C[P] 指令集。官方提供了完整的 RTL 代码和smart_run仿真环境,但主要面向 Linux + VCS/irun 等商业 EDA 工具。本文的目标是在纯 Windows 环境下,使用完全开源免费的工具链完成从 RTL 编译到 C 程序仿真验证的完整流程。[byte]本文验证了在纯

文章图片
#risc-v#windows#AI
玄铁 E906:Windows 环境下 RTL 仿真完整指南 - 基于Claude Code的探索

玄铁 E906 是平头哥半导体开源的一款 32 位 RISC-V 嵌入式处理器核,支持 RV32IMA[F]C[P] 指令集。官方提供了完整的 RTL 代码和smart_run仿真环境,但主要面向 Linux + VCS/irun 等商业 EDA 工具。本文的目标是在纯 Windows 环境下,使用完全开源免费的工具链完成从 RTL 编译到 C 程序仿真验证的完整流程。[byte]本文验证了在纯

文章图片
#risc-v#windows#AI
玄铁 E906:Windows 环境下 RTL 仿真完整指南 - 基于Claude Code的探索

玄铁 E906 是平头哥半导体开源的一款 32 位 RISC-V 嵌入式处理器核,支持 RV32IMA[F]C[P] 指令集。官方提供了完整的 RTL 代码和smart_run仿真环境,但主要面向 Linux + VCS/irun 等商业 EDA 工具。本文的目标是在纯 Windows 环境下,使用完全开源免费的工具链完成从 RTL 编译到 C 程序仿真验证的完整流程。[byte]本文验证了在纯

文章图片
#risc-v#windows#AI
玄铁E906 RISC-V处理器 系统分析报告

玄铁E906是阿里巴巴平头哥(T-Head)半导体开源的32位高能效嵌入式RISC-V处理器,定位于中高端MCU、物联网、语音处理、导航、WiFi、TWS耳机等应用场景。地址名称描述0x7C0MXSTATUS扩展状态 (C-SKY EE使能)0x7C1MHCR硬件配置 (BHT/BTB/RAS/I$/D$使能)0xFC0MCPUIDCPU ID特性0x7E0MRADDR复位地址0x7E2MNMIC

#apache
手把手教你用 Claude Code 写 Verilog:从零到 100% 覆盖率

手写 RTL → 手写 TB → 编译 → 仿真 → 人工看波形 → 手算覆盖率 → 补测试点 → 重跑每个环节都消耗工程师的时间精力,而且大部分时间花在重复性劳动上。描述需求(一句中文) → Claude 同时生成 RTL+TB → /sim 一键仿真→ 覆盖率报告 → 根据 [MISSING] 项自动或手动补充测试 → 重新跑 → 100% 覆盖整个过程的核心心法只有一句话:把约束写在 CLA

手把手教你用 Claude Code 写 Verilog:从零到 100% 覆盖率

手写 RTL → 手写 TB → 编译 → 仿真 → 人工看波形 → 手算覆盖率 → 补测试点 → 重跑每个环节都消耗工程师的时间精力,而且大部分时间花在重复性劳动上。描述需求(一句中文) → Claude 同时生成 RTL+TB → /sim 一键仿真→ 覆盖率报告 → 根据 [MISSING] 项自动或手动补充测试 → 重新跑 → 100% 覆盖整个过程的核心心法只有一句话:把约束写在 CLA

手把手教你用 Claude Code 写 Verilog:从零到 100% 覆盖率

手写 RTL → 手写 TB → 编译 → 仿真 → 人工看波形 → 手算覆盖率 → 补测试点 → 重跑每个环节都消耗工程师的时间精力,而且大部分时间花在重复性劳动上。描述需求(一句中文) → Claude 同时生成 RTL+TB → /sim 一键仿真→ 覆盖率报告 → 根据 [MISSING] 项自动或手动补充测试 → 重新跑 → 100% 覆盖整个过程的核心心法只有一句话:把约束写在 CLA

AI时代 - 芯片公司管理者的职业发展与职场技巧

AI时代对芯片设计公司的基层管理者提出了前所未有的复合型要求。他们不再是简单的任务执行者,而是需要兼具技术纵深与管理广度的“人机接口”与“系统协作者”。面对“AI次方变革”带来的组织重构,唯有主动学习、积极转型,才能把握机遇,实现从优秀执行者到卓越领导者的跃迁。本文系统阐述了在AI浪潮冲击下,基层管理者应如何审视行业变革、规划职业路径、构建核心能力、运用先进管理技巧。从芯原股份的容错文化、英伟达的

    共 17 条
  • 1
  • 2
  • 请选择