（1）掌握组合逻辑电路的功能测试。（2）掌握半加器和全加器的逻辑功能。（3）熟悉加法器、数码管、译码器的使用。

实现LR语法分析器,执行过程举例：分析id+id*id，根据PPT上的预测分析表，输入id+id*id#，分析出栈和输出的内容。文法：E'->E，E->E+T， E->T，T->T*F，T->F，F->(E)，F->id

根据编译原理理论课中学习的算术表达式文法，以及该文法LL（1）分析表，用C语言编写接受算术表达式为输入的语法分析器，以控制台（或文本文件，也可以结合词法分析器完成）为输入，控制台（或文件）输出产生式序列形式的分析结果。

（1）掌握数据选择器和译码器的功能。（2）用数据选择器实验逻辑函数。（3）用译码器实现逻辑函数。

（1）熟悉触发器的逻辑功能及特性。（2）掌握集成D和JK触发器的应用。（3）掌握时序逻辑电路的分析和设计方法。

设计进程调度功能，至少模拟两种以上调度算法。如：优先级调度算法、时间片调度算法等。进程调度功能作为一个函数 scheduler,加入到实验题目一中。 进程调度程序从就绪队列中挑选进程，若队列为空，应显示“无就绪进程无法调度”的提示信息。若选上一个进程，以显示：进程名、状态、时间片、优先级等信息表示一个进程被执行。若运行完，应删除相应 PCB。

在页式管理中，地址转换是由硬件完成的，实验中设计程序模拟地址转换过程。设计页表格式为：设内存 1 块=1024B，现有一个共 8 页的作业，其副本已存在磁盘上，设第 0 页至第 2 页已装入主存，其余 5 页都不在内存。将页表进行初始化处理。假设每个作业只分配 3 块内存，按先进先出置换算法淘汰。用“页面队列”表示淘汰的顺序。设计缺页中断处理程序。当对读入的逻辑地址，划分为页号、页内地址后，通过页

多思计算机组成原理实验：实验八：简单模型机实验；基于多思计算机组成原理虚拟实验室。计算机组成原理实验线上模拟；包括实验结果以及实验步骤，实验过程的视频。