之前在工作的过程中，无意的了解到USBCAN卡，这玩意看起来烂大街的东西竟然还那么贵。USB-CAN这种工具，国内居然没有一个拿得出手的开源方案。某立功和PCAN动辄2000+的价格也是离谱。淘宝上各种虚拟串口方案、替换dll兼容某立功软件的各种方案…价格都倒是便宜，性能和可靠性嘛…就不多说了，上位机软件也是烂的一塌糊涂。这玩意硬件就是那么点东西，主要是固件，也就是软件。这两天刚好看到一篇国外开源

包含G后缀的设备被设计为高达5 Mbps的数据速率，带有V后缀的版本有一个二次电源输入，用于输入O电平移动输入引脚阈值和RXD输出电平。TPS57140-Q1设备是一个42-V，1.5-A，降压调节器，与一个集成的，高侧的MOSFET。电流模式控制提供了简单的外部补偿和灵活的组件选择。此外，TLV713P-Q1系列器件被设计为稳定的，没有输出电容器，可以实现非常小的溶液尺寸，但如果使用任何输出电容

11.在电源/地平面之间采用超薄叠层获得较低的扩散电感，是比采用常规FR4介质材料时性能改善的真正原因，此时即使平面电容值大了一些，由于片上电容比电源/地平面的电容大得多，所以大电容起的作用不大。如果通过在顶层表面放置电容器，可以获得较低的回路电感，那么这将是首选，但作为一个通用法则，如果可以选择在两个地方放置电容器，那么最好两个地方都用上。4.一个实际的0603电容器在不同频率下的实测阻抗，虽然

当各自的理想电容容抗与该电容器的理想电感感抗匹配时，就会发生谐振情况，并联电容器组合的自谐振频率和单个电容器各自的自谐振频率相同。当有个具有不同的自谐振频率的电容器并联时，在他们的自谐振频率之间形成了一个并联谐振阻抗峰值。12.通过优选电容器容值就能用最少的电容器设计出平坦的阻抗曲线，只要精选电容器的容值，就能做到满足目标阻抗所需电容器个数最少，这一过程是在修正阻抗曲线。2.多个相同电容器并联的阻

如果使用去耦电容器减少返回路径的阻抗，那么它的电容值并不是最重要的，关键是选取并设计具有最低回路电感的电容器。78、采用频域目标阻抗法（FDTIM）选择电容器的容值，以抑制片上电容和封装引脚电感所构成的Vdd平面上的并联阻抗峰值，以确保平坦的阻抗曲线。77、在封装中应使用尽可能多的低电感去耦电容器，以抑制由片上电容和封装引脚电感所构成的Vdd平面上的并联阻抗峰值，以确保平坦的阻抗曲线。49、在可接

• 必须保留开关周期中很大一部分，以便重置单端应用（只工作在 B-H 平面的第一象限，例如正向转换器）中主电源 变压器的磁芯。设计合理的变压器耦合解决方案具有可忽略的延时，可跨更高的电势差运行。在高电压栅极驱动 IC 出现以前，使用栅极驱动变压器是唯一一种在离线或类似高电压电路中驱动高侧开关的可行解决方案。在此，使用二级耦合电容器 (CC2) 和简单的钳位二极管 (DC2) 来恢复变压器次级侧上的

高侧非隔离栅极驱动1.适用于P沟道的高侧驱动器2.适用于N沟道的高侧直接驱动器1.适用于P沟道的高侧驱动器高侧非隔离栅极驱动可按照所驱动的器件类型或涉及的驱动电路类型来分类。相应地，无论是使用P沟道还是 N沟道器件，是实施直接驱动、电平位移驱动还是自举技术，它们都有差异。无论采用哪种方式，高侧驱动器设计需要更多关注，以下核对表涵盖了设计的各个方面，可能有所帮助:效率偏置和电源要求速度限制最大占空比

电容的物理基础1.导体的电容量就是单个导体上存储的电荷量与导体之间电压的比值。2.电容是对两个导体在给定电压下存储电荷效率的变量。3.如果两个导体之间没有直流路径，在他们之间就有电容，其阻抗会随频率的升高而降低，在高频时阻抗会非常低。4.电容的微妙之处在于即使两个导体之间没有直接连接线（可能是两条不同的信号线）导体之间也总是有电容存在的。5.理想电容器中，两个导体之间没有直流通路，只有当两个导体之

电容充放电时间计算1、L、C元件称为“惯性元件”，即电感中的电流、电容器两端的电压，都有一定的“电惯性”，不能突然变化。充放电时间，不光与L、C的容量有关，还与充/放电电路中的电阻R有关。“1UF电容它的充放电时间是多长？”，不讲电阻，就不能回答。RC电路的时间常数：τ=RC充电时，uc=U×[1-e(-t/τ)]U是电源电压放电时，uc=Uo×e(-t/τ)Uo是放电前电容上电压RL电路的时间常

冬2显示的是一张典型的驱动器开通过程的波形图。实践经验表明，在门极电流无振荡，且驱动电阻较小的情况下，电路中实际观察到的电流峰值低于 Iout(1.Order)的70%。门极电流的减小是由干门极回路中的寄生电感导致的。那就得到IGBT模块FF900R12ME7_B11的驱动功率需要2.6W，这个数据还是比较大的，跟SiC MOSFET相比，IGBT的驱动功率比较大，这是由于IGBT的寄生参数比Si