Exception Register 是当程序发生异常时，CPU或操作系统保存的异常现场信息，记录了异常发生瞬间的处理器状态。即0x1ff09afc地址存放的是name指针变量，0x1ff08d14地址存放的是"fpga_test_case_list"内容。在程序异常前，先打数据断点，再执行程序，调试时程序就会在异常的地方停下来，就能找到是哪段代码导致的异常。程序异常后，再观察，name地址、ca

1、Linux系统1.1、常用命令1.2、vim编辑器2、语言2.1、有SystemVerilog基础SystemVerilog结合了来自 Verilog、VHDL、C++的概念，还有验证平台语言和断言语言，也就是说，它将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来。拥有芯片设计及验证工程师所需的全部结构，它集成了面向对象编程、动态线程和线程间通信等特性，作为一种工业标准语言，

对建模文件进行编译，对模型电路进行功能上的仿真验证，查找设计的错误并修正。此时的仿真验证并没有考虑到信号的延迟等一些 timing 因素，只是验证逻辑上的正确性。就是在标准单元库和特定的设计约束的基础上，将设计的高层次描述（Verilog 建模）转换为门级网表的过程。逻辑综合的目的是产生物理电路门级结构，并在逻辑、时序上进行一定程度的优化，寻求逻辑、面积、功耗的平衡，增强电路的可测试性。但不是所有

普通的PWM简单配置就能输出指定占空比的波形，一些特殊功能，比如反向，斩波，低电平或高电平指定相位，随意配置等，只能增强型PWM（EPWM）能做到。EPWMX有3组，分别是EPWM1、EPWM2、EPWM3EPWM1有2个通道，EPWM1A和EPWM1BEPWM2有2个通道，EPWM2A和EPWM2BEPWM3有2个通道，EPWM3A和EPWM3B。

IAR7.10.1编译错误1、Error[Pe020]: identifier “xxx” is undefined（1）把xxx的定义，放在了使用它的语句下面，引起的错误。良好的编程习惯是，如果变量的定义和使用处于同一文件，就要先定义后使用，且定义语句要放在使用的前面。所以最好将定义放在头文件里，再引用头文件即可。（2）没有引用相关头文件（3）真的没有定义（4）定义在其他c文件时，要用exter