logo
publist
写文章

简介

该用户还未填写简介

擅长的技术栈

可提供的服务

暂无可提供的服务

使用pytorch搭建AlexNet并训练花分类数据集

深度学习学习笔记导师博客:https://blog.csdn.net/qq_37541097/article/details/103482003导师github:https://github.com/WZMIAOMIAO/deep-learning-for-image-processing代码用的导师的,自己又加了些备注,就放在自己的github里了:https://github.com/Petr

#python#深度学习#神经网络 +1
pytorch官方demo实现图像分类(LeNet)

深度学习学习笔记导师博客:https://blog.csdn.net/qq_37541097/article/details/103482003导师github:https://github.com/WZMIAOMIAO/deep-learning-for-image-processing代码用的导师的,自己又加了些备注,就放在自己的github里了:网络是以LeNet网络搭建的,文件分为三部分:

#python#深度学习#神经网络 +1
GoogLeNet网络详解并使用pytorch搭建模型

1.GoogLeNet网络详解网络中的创新点:(1)引入了Inception结构(融合不同尺度的特征信息)(2)使用1x1的卷积核进行降维以及映射处理 (虽然VGG网络中也有,但该论文介绍的更详细)(3)添加两个辅助分类器帮助训练(4)丢弃全连接层,使用平均池化层(大大减少模型参数,除去两个辅助分类器,网络大小只有vgg的1/20)Inception结构...

#python#深度学习#神经网络 +1
RCNN、Fast-RCNN、Faster-RCNN网络详解

RCNNRCNN算法流程:1.一张图片生成1k~2k个候选区域(使用Selective Search方法);2.对每个候选区域,使用深度网络(即图片分类网络)提取特征;3.特征送入每一类的SVM分类器,判别是否属于该类;4.使用回归器精细修正候选框位置。1.候选区域的生成利用Selective Search算法通过图像分割的方法得到一些原始区域,然后使用一些合并策略将这些区域合并,得到一个层次化的

#python#深度学习#神经网络
YOLOv4网络详解

0前言在YOLOv4论文中,作者其实就是把当年所有的常用技术罗列了一遍,然后做了一堆消融实验。1.YOLOV4的网络改进部分1、主干特征提取网络:DarkNet53 => CSPDarkNet53、使用Mish激活函数2、特征金字塔:SPP结构,PAN结构优化策略:1.Eliminate grid sensitivity2.Mosaic data augmentation3. IoU thr

#python#深度学习#神经网络 +1
MobileNetv3网络详解、使用pytorch搭建模型并基于迁移学习训练

1.MobileNetv3网络详解提出了MobileNetv3-Large和MobileNetv3-Small两种不同大小的网络结构,主要的区别是通道数的变化与bneck的次数。网络的创新点:(1)更新Block(bneck)(2)使用NAS搜索参数(Neural Architecture Search)(3)重新设计耗时层结构(1)更新Block加入了轻量级的注意力模型;利用h-swish代替s

#python#深度学习#神经网络 +1
EfficientNet网络详解并使用pytorch搭建模型

1.EfficientNet网络设计思想在原论文中,作者通过网络搜索技术同时探索输入分辨率,网络的深度depth、channel的宽度width对准确率的影响,构建EfficientNet网络。根据以往的经验,增加网络的深度depth能够得到更加丰富、复杂的特征,但网络的深度过深会面临梯度消失,训练困难的问题。增加网络的width能够获得更高细粒度的特征并且也更容易训练,但对于width很大而深度

#python#深度学习#分类
FPGA实现电机位置环、速度环双闭环PID控制

​位置环作为外环,通过编码器计数通过PID输出速度;位置环输出的速度作为目标速度输入速度环,与编码器测速的当前速度进行PID计算,从而完成电机的双PID控制。​​

文章图片
#fpga开发#嵌入式硬件
FPGA时序分析与时序约束(一)——基础知识

FPGA的时序分析与约束需要设计者根据实际的系统功能,通过时序约束的方式提出时序要求;FPGA编译工具根据设计者的时序要求,进行布局布线;编译完成后,FPGA编译工具还需要针对布局布线的结果,套用特定的时序模型,给出最终的时序分析和报告;设计者通过查看时序报告,确认布局布线后的时序结果是否满足设计要求。

文章图片
#fpga开发
Avalon总线协议(一)

Avalon总线主要用于软核处理器NIOS Ⅱ与外设,常用于高速数据传输流、读写寄存器和存储器、控制片外器等。即用户自定义的逻辑与NIOS Ⅱ处理器之间进行通信常用的总线接口是Avalon-MM或者Avalon-STNIOS Ⅱ处理器和各外设之间通过Avalon-MM总线进行交互,而外设之间的点到点数据传输通过Avalon-ST总线完成Avalon-MMAvalon-STAvalon-TCAval

文章图片
#fpga开发#网络协议#嵌入式硬件
    共 33 条
  • 1
  • 2
  • 3
  • 4
  • 请选择