Hi3519DV500 硬件原理分析与排查指南

适用平台：鸿鸥派 HongOU PI（Hi3519DV500 + 2GB DDR4 + 8GB eMMC）
编制依据：海思官方 Data Sheet、Hardware Design User Guide、Hardware Design Checklist、产品规格书 V1.1

---

目录

1. 芯片概述与架构
2. 电源系统
3. 时钟系统
4. 复位电路
5. 启动配置（Boot Mode）
6. DDR4 SDRAM 接口
7. eMMC 存储接口
8. 以太网接口（RGMII）
9. MIPI-CSI 摄像头接口
10. MIPI-DSI / BT.1120 显示输出
11. USB 接口
12. UART 调试串口
13. 传感器（Sensor）接口
14. 系统性硬件排查流程
15. 常见问题与排查对照表
16. 硬件设计 Checklist（海思官方提炼）

---

1. 芯片概述与架构

1.1 Hi3519DV500 关键特性

参数项	规格
CPU	双核 ARM Cortex-A55 @ 1000MHz
NPU	2.5 TOPS INT8 神经网络加速
ISP	最高 4K@30fps，支持 2F WDR、多级降噪、6-DoF 防抖、AI-ISP
视频编码	H.265/H.264 4K@30fps 编码 + 多路子码流
视频解码	H.265/H.264 4K@30fps
DDR 控制器	1 个 DDRC，支持 DDR4/LPDDR4/LPDDR4X/DDR3/DDR3L，32bit 数据位宽
视频输入	最多 4 路 Sensor，MIPI CSI-2 / LVDS / Sub-LVDS
视频输出	MIPI DSI 4-Lane / BT.1120 / BT.656
网络	1×RGMII 千兆以太网 MAC
USB	1×USB 3.0（兼容 2.0），可 Host/Device
音频	内置音频编解码器，双通道差分 MIC 输入，I²S 接口
存储接口	SPI NOR/NAND Flash / eMMC 4/8bit / SDIO
安全	Secure Boot、TrustZone、AES128/256、RSA3072/4096
封装	BGA（具体封装规格见 Data Sheet）

1.2 鸿鸥派板级配置

项目	配置
CPU	Hi3519DV500，双核 A55@1GHz
内存	2×16bit DDR4，32bit 总位宽，2GB 容量，T 型拓扑，6 层通孔板
存储	8GB eMMC
网络	1×RJ45，RGMII 接口，10/100/1000M
摄像头	2×MIPI-CSI 4-Lane（可扩展 4×2-Lane）
显示	MIPI-DSI 4-Lane 或 BT.1120 输出
USB	2×USB 2.0（HOST）+ 1×Type-C（烧录/调试）
调试串口	CH340E USB 转串口（Type-C DEBUG 口）
供电	DC 12V/2A
尺寸	85mm × 56mm

1.3 系统框图（鸿鸥派）

                    ┌─────────────────────────────────────────┐
                    │          DC 12V → DCDC → 各路电源         │
                    └──────────┬──────────────────────────────┘
                               │
┌──────────────────────┐       │       ┌──────────────────────┐
│      DDR4 2×16bit     │◄────SoC────►│      eMMC 8GB         │
│     T-Topology        │   Hi3519    │     (SFC/4bit)        │
│     2666Mbps 32bit   │   DV500     │                       │
└──────────────────────┘       │       └──────────────────────┘
                               │
    ┌────────────┬────────────┬┴──────────┬─────────────┐
    │            │            │           │             │
    ▼            ▼            ▼           ▼             ▼
┌───────┐ ┌──────────┐ ┌──────────┐ ┌─────────┐ ┌──────────┐
│MIPI-CSI│ │MIPI-DSI │ │RGMII    │ │USB2.0×2│ │UART/DEBUG│
│Camera  │ │/BT1120  │ │PHY→RJ45 │ │+Type-C │ │CH340E    │
└───────┘ └──────────┘ └──────────┘ └─────────┘ └──────────┘

---

2. 电源系统

2.1 核心电源树（Core Power Rails）

Hi3519DV500 有三路核心供电，均需通过 SVB（Selective Voltage Binning）动态调压电路控制：

电源轨	名称	负载能力要求	说明
DVDD_CPU	CPU 核心供电	≥ 1.2A	A55 核心供电，SVB 动态调压
DVDD_NPU	NPU 核心供电	≥ 3.0A	神经网络加速引擎供电，SVB 动态调压
DVDD	CORE 核心供电	≥ 3.0A	其余逻辑核心供电，SVB 动态调压

⚠️ 关键警告：核心供电必须使用 SVB 调压电路，否则系统将不稳定或崩溃！
各 DC-DC 要求：非轻载高效型，开关频率 ≥ 1MHz。

2.2 PLL 供电（模拟供电隔离）

电源轨	电压	滤波要求
AVDD09_PLL	~0.9V	磁珠（600Ω@100MHz，DCR≤0.65Ω）隔离 DVDD + 1μF 电容靠近 SoC，独立过孔接内层 GND
AVDD33_PLL	3.3V	磁珠（600Ω@100MHz）隔离 3.3V + 1μF 电容靠近 SoC，独立过孔接内层 GND
AVDD33_DDR_PLL	3.3V	磁珠隔离 + 1μF 电容靠近 SoC
VDDIO_DDR_CK	1.2V (DDR4)	磁珠隔离

2.3 I/O 电源域

电源轨	电压	连接设备
DVDD33_1~4, DVDD33	3.3V	数字 I/O 主电源
DVDD18	1.8V	数字 I/O 1.8V
DVDD3318_EMMC	3.3V/1.8V 可选	eMMC/SFC I/O，接 3.3V 时 SFC 速率 99MHz，接 1.8V 时 75MHz
DVDD3318_SENSOR	3.3V/1.8V 可选	Sensor I/O，电平需匹配 Sensor 工作电压

2.4 上电时序要求（Reset 模式）

3.3V (1.8V) → DDRIO → DVDD/DVDD_NPU/DVDD_CPU → RESET 释放
   ↓              ↓              ↓                 ↓
   T1             T2             T3                T4

时序参数：

• T1：3.3V 稳定
• T2：DDRIO 稳定
• T3：三路核心电稳定
• T4 > 1ms：RESET 保持低电平，所有电源就绪后释放为高
• T5 ≈ 16ms：使用内部复位时，从电源稳定到复位释放的典型时长
• 3.3V 到核心供电的建立时间不超过 7ms

2.5 下电时序要求

3.3V 先掉 → 电压降至 POR 阈值（2.6V typ）触发复位 → RESET输出低 → DVDD/DVDD_NPU/DVDD_CPU 掉电

2.6 鸿鸥派的电源参数（实测）

供电电压	工作状态	功耗
12V	进入系统（空闲）	1.94W
12V	单路 400万 拉流	4.92W
12V	双路 400万 拉流	6.00W

---

3. 时钟系统

3.1 SoC 主时钟

时钟	频率	精度要求	说明
XIN/XOUT（主晶振）	24 MHz	±20 ppm	SoC 工作主时钟，产生所有内部时钟
RTC_XIN/RTC_XOUT	32.768 kHz	±30 ppm	实时时钟（RTC），掉电计时

3.2 以太网 PHY 时钟

• RGMII 接口：需 PHY 提供 125MHz（1000M）或 25MHz（100M）参考时钟
• MDCK 引脚：PHY 管理接口时钟，需接 33Ω 串联电阻

3.3 时钟 PCB 布局要求

• 晶振及 XIN/XOUT 走线 尽可能短，用地线包围
• 参考平面完整，高速信号线不得从晶振电路下方穿过
• 板面清洁，防止潮湿环境下焊渣/漏电导致晶振不起振

3.4 时钟调试方法

故障现象	排查点	测量
SoC 完全不工作	24MHz 晶振	示波器测量 XIN 引脚，应有 24MHz 正弦波/方波
RTC 时间不准/丢失	32.768kHz 晶振	示波器或频率计测量 RTC_XIN
以太网不通	PHY 时钟	测量 PHY 侧 25MHz 或 125MHz 时钟输出
USB 不识别	USB 参考时钟	24MHz SoC 主时钟异常会波及 USB PHY

---

4. 复位电路

4.1 两种复位模式

模式	引脚 Y18 功能	说明
内部复位（默认）	SYS_RSTN_OUT	芯片内部 POR（Power-On Reset）产生复位，Y18 输出复位信号给外设，输出电平 3.3V
外部复位	WDG_RSTN	外部复位芯片提供复位，Y18 内部下拉，需外接上拉电阻

4.2 鸿鸥派复位电路（外部复位模式）

RST按键(S1) ──┬── RSTN(SoC) ──── 复位芯片 ──── WDG_RSTN(Y18)
              │
             GND

4.3 复位时序要求

• 上电过程中 RESET 必须保持低电平
• 所有电源轨稳定后才能释放 RESET（拉高）
• 小系统相关外设（如 boot flash）的复位信号必须在 SoC 复位释放之前或同时释放

4.4 复位调试方法

检查项目	方法	正常值
POR 上电复位	示波器测 RSTN 引脚，上电过程	先低（保持 ≥ 电源建立时间），后拉高
按键复位	按 RST 键，测 RSTN	应拉到低，松开后恢复高
复位芯片输出	测复位芯片输出端 to SoC	上电→稳定后才变高≈芯片 VDD 电压
WDG_RSTN (Y18)	外部复位时测此脚	应为高（外部上拉）

---

5. 启动配置（Boot Mode）

5.1 BOOT_PARA_SEL 引脚

Hi3519DV500 通过 BOOT_PARA_SEL 引脚配置启动模式，在核心板 J1(J7/J8) 连接器上引出：

引脚	功能	上电状态
BOOT_PARA_SEL[0] (B43，GPIO0_3)	U-Boot DDR 版本选择	见下表
BOOT_PARA_SEL[1] (A38，GPIO4_1/RGMII_TXD0)	U-Boot DDR 版本选择	见下表
BOOT_PARA_SEL[2] (A29，GPIO4_2/RGMII_TXEN)	U-Boot DDR 版本选择	见下表
BOOT_PARA_SEL[3] (A29 复用)	SFC 速率选择	0: 3.3V→99MHz, 1: 1.8V→75MHz

5.2 DDR 版本选择（BOOT_PARA_SEL[2:1:0]）

SEL[2]	SEL[1]	SEL[0]	DDR 类型
0	0	0	DDR4 32bit (鸿鸥派默认)
0	0	1	DDR4 16bit
0	1	0	LPDDR4/4X 32bit
0	1	1	LPDDR4/4X 16bit
1	0	0	DDR3/DDR3L 32bit
1	0	1	DDR3/DDR3L 16bit
1	1	0	保留
1	1	1	保留

如果 BOOT_PARA_SEL0 需要上拉，必须上拉到与 DVDD3318_SENSOR 同电压的电源上。

5.3 启动存储介质选择

SFC（SPI Flash Controller）接口通过 eMMC 连接的引脚启动：

• 鸿鸥派使用 eMMC 作为主存储，通过 SFC 接口的 eMMC 模式启动
• DVDD3318_EMMC 接 3.3V，SFC 速率 99MHz，BOOT_PARA_SEL3 = 0

5.4 调试方法

检查项	方法	正常
BOOT 引脚电平	万用表测上电后的电平	需与 DDR 配置一致（鸿鸥派为 000 低电平）
SFC 速率	示波器测 eMMC_CLK	约 99MHz
eMMC 初始化	串口看 U-Boot 输出	应能识别 eMMC 并读取分区表

---

6. DDR4 SDRAM 接口

6.1 接口简述

参数	鸿鸥派配置
类型	DDR4 SDRAM，2666Mbps
位宽	32bit（2×16bit 颗粒）
容量	2GB（1GB×2）
拓扑	T 型拓扑（T-Topology）
PCB 层数	6 层通孔板，第 3、4 层间距 ≥ 40mil
参考设计	Hi3519DV500DMEB（6 层板）

6.2 DDR 布线关键要点

1. 信号质量：33Ω 串联电阻靠近 SoC 端
2. 等长控制：DQ/DQS/DM 按字节组内等长，地址/命令/控制信号以 CK 为基准等长
3. 阻抗：单端 50Ω，差分 100Ω
4. 复位信号：DDR 端接 1nF 电容到 GND（提高 DDR 可靠性）
5. 参考设计：完全遵循海思发布的参考设计，不得删减电容数量或位置

6.3 DDR 排查方法

故障现象	排查步骤
U-Boot 启动卡死/无输出	① 测 DDR 供电（VDD_DDR=1.2V，VPP=2.5V）② 测 REF 电压（0.5xVDD_DDR=0.6V）③ 检查 BOOT_PARA_SEL 电平 ④ 检查 DDR_CLK（示波器测频率 ≈ 1333MHz）
反复重启	可能是 DDR 初始化失败，检查 DDR 焊接（X-Ray 或万用表测相邻数据线是否短路）
U-Boot 能进但内核死	① 检查 DDR 时序参数与颗粒型号是否匹配 ② 降低频率测试稳定性 ③ 检查 DDR 电源纹波
偶发死机/数据错误	① 检查 DDR VTT 端接电压 ② 检查等长控制 ③ 内存压力测试（memtester）

---

7. eMMC 存储接口

7.1 接口设计

信号	设计方法
EMMC_CLK	33Ω 串联电阻靠近 SoC，SoC 到电阻间距 < 300mil
EMMC_DATA[0:7]	33Ω 串联电阻靠近 SoC，走线 < 1.5inch 时电阻距 SoC ≈ 300mil
EMMC_CMD	33Ω 串联电阻靠近 SoC
EMMC_DS	33Ω 串联电阻靠近 eMMC 端（使用 SoC 内部下拉，不外加外部下拉）
EMMC_RST_N	直连（使用 SoC 内部上拉）

7.2 鸿鸥派配置

• eMMC 8GB（具体型号查看底板丝印或原理图）
• 4bit 模式（DATA[0:3]），速率由 DVDD3318_EMMC 决定（3.3V → 支持高速模式）
• BOOT 分区存储 u-boot，用户分区存储 kernel/rootfs

7.3 eMMC 排查方法

故障现象	排查步骤
U-Boot 检测不到 eMMC	① 测 eMMC_VDD（3.3V）② 测 eMMC_CLK 有无时钟 ③ 检查 CMD/DATA 上拉电阻（4.7kΩ）④ 检查 eMMC 焊接
读写 eMMC 失败	① 检查串联电阻值是否正确 ② 信号质量（过冲/振铃）③ 检查 eMMC 是否损坏
系统启动异常	① 串口看启动 log ② 如果 U-Boot 能识别 eMMC 但启动失败，检查分区表和 bootcmd

---

8. 以太网接口（RGMII）

8.1 接口设计

信号组	设计方法
MDIO (管理接口)	1.5kΩ 上拉到 3.3V
MDCK (管理时钟)	33Ω 串联电阻在 SoC 端
MAC TX 时钟	47Ω 串联电阻
MAC TX 数据	33Ω 串联电阻
MAC RX 时钟+数据	22Ω 串联电阻
PHY 复位 (EPHY_RSTN)	GPIO2_5（鸿鸥派连接 PHY 复位引脚）

8.2 鸿鸥派以太网连接

Hi3519DV500 ──RGMII──→ PHY 芯片 ──RJ45(带变压器)──→ 网线
  (MAC)                        │
                         EPHY_RSTN ← GPIO2_5

8.3 排查方法

故障现象	排查步骤
网口灯不亮	① 测 PHY 供电（3.3V, 1.2V/1.0V 核电压）② 测 PHY 时钟（25MHz）③ 测 PHY 复位电平（应高有效）
Link 但 Ping 不通	① 检查 MDIO/MDCK 信号 ② 检查 RGMII 数据线连接 ③ MAC 地址配置
速率不匹配/降速	① 检查 RGMII 信号质量 ② 查 125MHz 时钟抖动 ③ 检查 PHY 配置寄存器

---

9. MIPI-CSI 摄像头接口

9.1 接口规格

• 2×4-Lane MIPI CSI 或 4×2-Lane（可配置）
• 鸿鸥派接 2 路 FPC 排线座（P1/P2），每路 4-Lane + 1 CLK
• 内置 100Ω 差分端接电阻（不须外部端接）
• I²C 控制：P1→I2C4 + I2C3；P2→I2C6 + I2C5
• Sensor 供电: CSI_3V3（排线 PIN1-4）

9.2 各 Sensor 的信号连接

Sensor 相关引脚	功能	位置
SENSOR0_RSTN	Sensor0 复位	排线 PIN12 (P1)，SoC GPIO0_2
SENSOR0_CLK	Sensor0 时钟	排线 PIN14 (P1)，SoC GPIO12_0
SENSOR1_RSTN	Sensor1 复位	连接器 B45，SoC GPIO0_2（复用）
SENSOR1_CLK	Sensor1 时钟	连接器 B26/B14，SoC GPIO10_6
SENSOR2_CLK	Sensor2 时钟	连接器 B26，排线 P1-PIN30
SENSOR3_CLK	Sensor3 时钟	连接器 B27，SoC GPIO11_0

9.3 排查方法

故障现象	排查步骤
Sensor 无图像	① 测 Sensor 供电（CSI_3V3、1.2V/1.8V Sensor 核电压）② 测 MIPI 时钟 ③ 测 I²C 是否通（i2cdetect 检测地址）④ 测 Sensor RSTN 电平 ⑤ 检查排线连接
图像花屏/异常	① MIPI 数据线等长控制（以 CLK 为基准 ±300mil）② 差分对内等长 ±5mil ③ 阻抗 100Ω
I²C 不通	① 检查 I²C 上拉电阻 ② 检查 I²C 地址是否正确 ③ 电平是否匹配

---

10. MIPI-DSI / BT.1120 显示输出

10.1 接口复用

DSI 和 BT1120 共用引脚，两组信号需统一等长。鸿鸥派使用 DSI 或 BT1120 二选一。

信号	功能
DSI_D0P/N ~ DSI_D3P/N	MIPI DSI 4-Lane 数据
DSI_CKP/N	MIPI DSI 时钟
VO_BT1120_DATA[0:15] + CLK	BT.1120 视频输出
RGB_CLK	BT.1120/BT.656 时钟（33Ω 串联电阻靠近 SoC）

10.2 关键调试方法

• DSI 输出不显示 → 检查 DSI 供电、检查屏幕初始化时序、检查 MIPI 信号
• BT.1120 输出异常 → VO_BT1120_CLK 需 33Ω 电阻串联、仅支持 3.3V 电平
• 若配置了 MIPI TX 功能，复用的 GPIO/PWM/RGB/SPI/UART/I2C 功能均不可用

---

11. USB 接口

11.1 鸿鸥派的 USB 实现

USB 口	类型	用途
USB2.0 (J17/J16)	标准 USB-A	外接 USB 设备（U盘、鼠标等）
TYPE-C (J23)	Type-C 母座	烧录/烧写（与 USB2.0/WIFI 二选一）
DEBUG (J10)	Type-C	CH340E 串口调试

11.2 排查方法

故障现象	排查步骤
USB 设备不识别	① 测 USB_VBUS (5V) ② 测 DP/DM 差分阻抗 ③ 检查 USB_ID 引脚电平
烧录不成功	① 检查 Type-C 的 CC 引脚上拉电阻 ② 检查 USB 模式切换电路 ③ 检查 USB 驱动

---

12. UART 调试串口

12.1 鸿鸥派的 UART 分布

串口	位置	电平	用途
UART0 (TXD: RXD)	CH340E (DEBUG Type-C)	3.3V	调试串口，默认 U-Boot/内核控制台
UART1	J3 (1.25-4P)	3.3V	用户应用串口
UART2 (J13 PIN8/PIN10)	J13 扩展排针	3.3V	用户应用串口
UART4	J1 (1.25-4P)	3.3V	用户应用串口

12.2 调试方法

通过 Type-C DEBUG 口连接电脑（CH340E 驱动），使用串口工具如 MobaXterm/PuTTY：

• 波特率：115200
• 数据位：8
• 停止位：1
• 无校验

正常启动时会看到 U-Boot 启动日志 → Linux 内核启动 → 系统登录提示。

---

13. 传感器（Sensor）接口

13.1 当前项目：OS04A10 传感器

参数	值
Sensor	OS04A10
分辨率	2688×1520 @ 30fps
接口	MIPI CSI-2 4-Lane
控制	I²C（通过 I2C4 总线，地址见 Sensor 手册）
供电	CSI_3V3（模拟）、1.2V（数字核电压—需 Sensor 板上的 LDO 产生）

13.2 传感器工作流程

上电 → Sensor RSTN 拉高 → MCLK 提供时钟 → I²C 配置寄存器 → MIPI 输出图像数据

13.3 传感器排查步骤

Step 1: 测电压 ── CSI_3V3(3.3V), 1.2V(需Sensor板LDO), 1.8V(IO电压)
Step 2: 测时钟 ── MCLK 是否有时钟输出（示波器）
Step 3: 测复位 ── SENSORx_RSTN 是否在上电后拉高
Step 4: 测 I²C ── i2cdetect -y <bus>，看 Sensor 地址是否应答
Step 5: 测 MIPI ── 示波器测 MIPI 数据通道有无差分信号（配置输出后）

---

14. 系统性硬件排查流程

14.1 上电前检查（焊接/装配检查）

□ 目检：所有 IC 方向正确、无连锡/虚焊/BGA 空焊
□ 万用表：各电源对地电阻（排除短路）
    - 12V 输入对地：> 10kΩ
    - 3.3V 对地：> 1kΩ
    - 1.2V (DDR) 对地：> 100Ω
    - 核心供电 (DVDD/DVDD_NPU/DVDD_CPU) 对地：> 10Ω
□ 连接器：排线、FPC 座、排针插接到位
□ 跳线/拨码：BOOT 模式设置正确
□ 晶振：24MHz 和 32.768kHz 晶振焊接正确、负载电容匹配

14.2 上电阶段排查（按电源域逐级检查）

Phase 1 — 输入电源

输入 12V ──→ 测 TP: 12V_IN → 确认 12V ±5%
          ──→ 测 5V_DCDC 输出 → 5V ±5%
          ──→ 测 3.3V_DCDC 输出 → 3.3V ±3%
          ──→ 整板无异常发热/过流

Phase 2 — SoC 核心供电

测 DVDD_CPU → ~0.9V（SVB 决定实际值）
测 DVDD_NPU → ~0.9V
测 DVDD → ~0.9V
测 AVDD09_PLL → 0.9V（磁珠后，纹波 < 20mV）
测 AVDD33_PLL → 3.3V（磁珠后）

Phase 3 — DDR 供电

测 VDD_DDR → 1.2V ±3%
测 VPP → 2.5V ±3%
测 VREF → 0.6V（VDD_DDR/2）
测 VTT → 0.6V（端接电压）

Phase 4 — I/O 域供电

测 DVDD33_1~4 → 3.3V
测 DVDD18 → 1.8V
测 DVDD3318_EMMC → 3.3V
测 DVDD3318_SENSOR → 3.3V (或 1.8V)
测 CSI_3V3 → 3.3V

14.3 时钟检查

✓ 24MHz 主晶振 ── 示波器测 XIN 引脚 → 应有 24MHz ±20ppm
✓ 32.768kHz RTC ── 示波器测 RTC_XIN → 应有 32.768kHz
✓ ETH PHY 时钟 → 25MHz 或 125MHz（取决于 PHY 型号）

14.4 复位检查

✓ 上电时 RSTN ── 保持低电平直到所有电源稳定 → 然后拉高
✓ 按 RST 键 ── 应触发复位（RSTN 拉低）
✓ WDG_RSTN (Y18) ── 外部复位模式下为高

14.5 启动序列检查

接上 DEBUG 串口（115200 8N1），观察启动 log：

1. [必须] U-Boot SPL 启动 → DDR 初始化 OK → 打印 DDR 信息
2. [必须] U-Boot 正常启动 → 打印板卡信息
3. [必须] eMMC 识别 → "mmc device found"
4. [必须] Linux 内核启动 → 解压 kernel、挂载 rootfs
5. [可选] 进入 shell → 系统正常运行

14.6 常见启动失败 log 分析

Log 现象	根因指向
串口完全无输出	① SoC 未工作（检查电源/时钟/复位）② 串口 TX 连接错误 ③ CH340E 未工作
U-Boot SPL 卡死	DDR 初始化失败（检查 DDR 供电/焊接/时序）
“Card did not respond”	eMMC 识别失败（检查 eMMC 供电/时钟/CMD 信号）
“Bad Linux ARM64 Image”	内核镜像损坏或 eMMC 分区数据错误
内核 panic	① 设备树配置错误 ② 驱动加载失败 ③ 内存问题

---

15. 常见问题与排查对照表

15.1 系统不启动

问题	概率	排查优先级
电源未正常输出	★★★	① 万用表测各电压
晶振不起振	★★★	② 示波器测 24MHz
复位电路异常	★★☆	③ 测 RSTN 波形
DDR 虚焊/短路	★★★	④ X-Ray/万用表测 DDR 供电对地
eMMC 问题	★★☆	⑤ 测 eMMC 供电/CLK
BOOT_SEL 配置错误	★☆☆	⑥ 检查 BOOT_PARA_SEL 电平

15.2 能启动但功能异常

问题	排查方向
网口不通	PHY 供电 → 时钟 → 复位 → MDIO 通信 → RGMII 信号
Sensor 无图	Sensor 供电 → 时钟 → I²C → 排线 → MIPI 信号
USB 不识别	VBUS → 差分走线 → USB 模式切换电路
音频无声/噪声大	模拟供电滤波 → MIC 偏置 → 电容极性 → I²S 时钟
DSI 无显示	供电 → 排线 → MIPI DSI 初始化时序 → 屏参匹配

15.3 电源纹波/噪声问题

电源轨	允许纹波	排查
DVDD/DVDD_NPU/DVDD_CPU	< 30mVpp	示波器 AC 耦合 20MHz 带宽限制
AVDD33/09_PLL	< 20mVpp	磁珠后端测量，示波器带宽限制 20MHz
VDD_DDR (1.2V)	< 30mVpp	在 DDR 颗粒端测（靠近 VDD 引脚）

15.4 信号质量问题

信号	常见问题	解决方法
DDR 时钟	过冲/振铃	检查串联电阻值、阻抗控制
MIPI CSI/DSI	眼图闭合	检查等长控制、阻抗 100Ω、差分对隔离
RGMII	信号延迟/抖动	检查时钟到数据 skew、串联电阻
eMMC	信号反射	检查串联电阻、走线长度

---

16. 硬件设计 Checklist（海思官方提炼）

以下是从海思 Hardware Design Checklist 提炼的关键检查项，可用于新板回板后的硬件验证：

16.1 电源 GND ✅

检查项	验证
DVDD_CPU 供电能力 ≥ 1.2A，DC-DC 开关频率 ≥ 1MHz	□ PASS / □ FAIL
DVDD_NPU 供电能力 ≥ 3.0A，DC-DC 开关频率 ≥ 1MHz	□ PASS / □ FAIL
DVDD 供电能力 ≥ 3.0A，DC-DC 开关频率 ≥ 1MHz	□ PASS / □ FAIL
核心供电使用 SVB 动态调压电路	□ PASS / □ FAIL
AVDD09_PLL 磁珠隔离（600Ω@100MHz）+ 1μF 靠近 SoC	□ PASS / □ FAIL
AVDD33_PLL 磁珠隔离（600Ω@100MHz）+ 1μF 靠近 SoC	□ PASS / □ FAIL
VDDIO_DDR_CK 磁珠隔离	□ PASS / □ FAIL

16.2 时钟 ✅

检查项	验证
24MHz 主晶振 ±20ppm	□ PASS / □ FAIL
32.768kHz RTC 晶振 ±30ppm	□ PASS / □ FAIL
晶振走线短、GND 包围、参考平面完整	□ PASS / □ FAIL
高速信号不走晶振下方	□ PASS / □ FAIL

16.3 上/下电时序 ✅

顺序	检查项	验证
上电	3.3V → DDRIO → DVDD/DVDD_NPU/DVDD_CPU	□ PASS / □ FAIL
上电	3.3V 到核心电建立时间 < 7ms	□ PASS / □ FAIL
下电	3.3V 先掉 → 触发 POR → 核心电再掉	□ PASS / □ FAIL

16.4 复位 ✅

检查项	验证
上电过程中 RESET 保持低电平	□ PASS / □ FAIL
所有电源稳定后 RESET 释放为高	□ PASS / □ FAIL
外设复位在 SoC 复位释放前/同时释放	□ PASS / □ FAIL
外部复位模式 Y18 外接上拉	□ PASS / □ FAIL

16.5 DDR ✅

检查项	验证
PCB 叠层需与海思参考设计一致	□ PASS / □ FAIL
DDR 复位端接 1nF 到 GND	□ PASS / □ FAIL
电源滤波电容不删减	□ PASS / □ FAIL
BOOT_PARA_SEL 配置正确	□ PASS / □ FAIL

16.6 视频输入 ✅

检查项	验证
MIPI RX 差分阻抗 100Ω（使用 SoC 内部端接，不外加）	□ PASS / □ FAIL
MIPI 数据线相对时钟等长 ±300mil	□ PASS / □ FAIL
差分对内等长 ±5mil	□ PASS / □ FAIL
VI_CLK 33Ω 串联电阻	□ PASS / □ FAIL

16.7 以太网 ✅

检查项	验证
MDIO 1.5kΩ 上拉	□ PASS / □ FAIL
MDCK 33Ω 串联（SoC 端）	□ PASS / □ FAIL
MAC TX CLK 47Ω 串联	□ PASS / □ FAIL
MAC TX DATA 33Ω 串联	□ PASS / □ FAIL
MAC RX CLK+DATA 22Ω 串联	□ PASS / □ FAIL

16.8 eMMC ✅

检查项	验证
CLK 33Ω 串联靠近 SoC，间距 < 300mil	□ PASS / □ FAIL
DATA/CMD 33Ω 串联靠近 SoC	□ PASS / □ FAIL
DS 33Ω 串联靠近 eMMC（不外加下拉）	□ PASS / □ FAIL
RST_N 直连（用 SoC 内部上拉）	□ PASS / □ FAIL

16.9 UART ✅

检查项	验证
UART0 默认为调试串口	□ PASS / □ FAIL

16.10 特殊 GPIO ✅

检查项	验证
GPIO0_0 (UPDATE 按键) 接上拉 + 100Ω + 100nF 保护	□ PASS / □ FAIL
MIPI RX 复用 GPIO 时速率 ≤ 10MHz，走线 ≤ 10inch，负载 ≤ 15pF	□ PASS / □ FAIL
MIPI RX GPIO 不能驱动 LED（驱动力弱）	□ PASS / □ FAIL

---

附录 A：关键测试点参考

测试对象	推荐测试点	备注
12V 输入	J10/J23 的 VBUS 焊盘
3.3V	LDO 或 DCDC 输出电容两端	整板主电源
1.2V (DDR)	DDR 颗粒的 VDD 引脚附近	纹波要求 < 30mVpp
0.9V (Core)	核心供电 DCDC 输出电容	SVB 可能有微小变化
24MHz	晶振 XIN 引脚	示波器低负载探棒
32.768kHz	RTC 晶振引脚
RSTN	RST 按键焊盘或 SoC RSTN 引脚
eMMC_CLK	eMMC CLK 引脚或串联电阻 SoC 端	约 99MHz
MIPI 时钟	Sensor 排线对应引脚	差分测量

---

附录 B：硬件文档索引

文档	位置
海思官方 Data Sheet	08. 原厂SDK/.../ReleaseDoc/en/00.hardware/chip/Hi3519DV500/Hi3519DV500 UHD Smart Vision SoC Data Sheet.pdf
海思 Brief Data Sheet	.../Hi3519DV500 UHD Smart Vision SoC Brief Data Sheet.pdf
硬件设计指南	.../board/Hi3519DV500/Hi3519DV500 Hardware Design User Guide.pdf
硬件设计 Checklist	.../Hi3519DV500 Hardware Design Checklist.docx
鸿鸥派产品规格书	01.快速开始/HongOU PI（Hi3519DV500）产品规格书V1.1.pdf
核心板原理图	07. 硬件资料/01.板级文件/01.核心板/01.原理图/G16DV5_38C_V1.1-CUSTOM.pdf
底板原理图	07. 硬件资料/01.板级文件/02.底板/01.原理图/HongOU_Pi_V1.1.pdf
DDR SWAP 说明	.../Hi3519DV500/Hi3519DV500 DDR SDRAM SWAP Scenario Description.pdf
VI Scenario	.../Hi3519DV500/Hi3519DV500 VI Scenario Description.xlsx
VO Scenario	.../Hi3519DV500/Hi3519DV500 VO Scenario Description.xlsx

---

文档编制日期：2026-06-11
信息来源：海思官方文档（2024-12-30 Issue 02）、鸿鸥派产品规格书 V1.1