SoC芯片中Clock Gen和Reset Gen的时钟树综合

数字IC后端低功耗设计实现项目案例（3个power domain，2个voltage domain）

参与过芯片Tapeout的同学，都知道在芯片GDS出去之前都要做一系列的Review和Checklist检查。一般来说只要严格一项项做过检查，确保没有问题后，芯片回来都是可以正常工作的。小编今天分享一份社区做设计服务一直在用的checklist。大家可以根据这份表格的check items来编写自动化的检查程序或脚本（很多脚本都在知识星球上分享过）。一旦临近项目tapeout，我们就可以把这整套脚

SoC芯片流片失败的典型案例

如何从Process维度评估芯片面积最近在小编知识星球上有不少星友问到工艺 Metal Stack 的相关问题。今天小编将从最基础的 Metal Stack 概念出发，详细解析在芯片规划前期如何去选择最佳的 Metal Stack。由于 Metal Stack 的选取影响到芯片的面积，因此小编又从 process 这个维度，进一步阐述了影响芯片面积的几大因素。Metal Stack 介绍Mx: F

数字IC后端项目常见问题之StreamOut Layermap，innovus drc violation修复，viaInpin drc violation解析教程

数字IC后端实现 | TSMC12nm工艺数字IC后端实现技术难点盘点

数字IC后端实现之物理验证Calibre LVS常见错误案例解析

这些低功耗设计实现经验，你真的懂了吗？吾爱 IC 社区近期发布了基于 28nm 工艺的 ARM Cortex-A53 CPU 的数字后端实现教程。看到粉丝们反馈的好评，特别欣慰。小编会一如既然继续码字，继续分享更多数字后端设计实现方面的技术干货。今天为大家带来低功耗技术中的一些经验分享。Power gating 概述Power gating 是深亚微米技术中的低功耗技术之一。它是通过关闭设计中部分

数字IC设计后端实现前期预防IR Drop的方法汇总谈到数字 IC 后端实现中 IR drop，大家都知道，它是指电压降。IR Drop 的分析包含静态 IR Drop 和动态 IR Drop 分析。IR Drop 的分析在当今的芯片设计实现中越来越重要。现在很多芯片回来测试后发现频率跑不上去，甚至芯片无法正常工作。实践数据表明，这些现象很多都是和 IR Drop 太大有着直接的关系。今天吾爱 I