每台虚拟机均运行基于 Llama2 架构的大语言模型。现场屏幕上不断运行着轻量级语言模型 “TinyStories”（参数量仅 4200 万），体量小巧，可高效运行于边缘设备，生动呈现了RISC‑V在边缘AI场景的应用潜力。本届展会以 “AI Together”​ 为主题，聚焦AI芯片、算力基础设施与具身智能，上演了一场AI时代的算力巅峰对决。他强调，思尔芯正通过构建开放生态，将IP、架构、评估与

每台虚拟机均运行基于 Llama2 架构的大语言模型。现场屏幕上不断运行着轻量级语言模型 “TinyStories”（参数量仅 4200 万），体量小巧，可高效运行于边缘设备，生动呈现了RISC‑V在边缘AI场景的应用潜力。本届展会以 “AI Together”​ 为主题，聚焦AI芯片、算力基础设施与具身智能，上演了一场AI时代的算力巅峰对决。他强调，思尔芯正通过构建开放生态，将IP、架构、评估与

每台虚拟机均运行基于 Llama2 架构的大语言模型。现场屏幕上不断运行着轻量级语言模型 “TinyStories”（参数量仅 4200 万），体量小巧，可高效运行于边缘设备，生动呈现了RISC‑V在边缘AI场景的应用潜力。本届展会以 “AI Together”​ 为主题，聚焦AI芯片、算力基础设施与具身智能，上演了一场AI时代的算力巅峰对决。他强调，思尔芯正通过构建开放生态，将IP、架构、评估与

每台虚拟机均运行基于 Llama2 架构的大语言模型。现场屏幕上不断运行着轻量级语言模型 “TinyStories”（参数量仅 4200 万），体量小巧，可高效运行于边缘设备，生动呈现了RISC‑V在边缘AI场景的应用潜力。本届展会以 “AI Together”​ 为主题，聚焦AI芯片、算力基础设施与具身智能，上演了一场AI时代的算力巅峰对决。他强调，思尔芯正通过构建开放生态，将IP、架构、评估与

思尔芯推出Memory Model内存模型解决方案，有效解决FPGA原型验证中DDR5/LPDDR5等高速内存接口的验证难题。该方案通过模拟PHY层行为和DFI接口协议，支持在现有FPGA硬件上验证新型内存控制器，保持精准时序的同时提供调试后门接口。实际案例显示，该模型成功支持32GB DDR5内存的Linux系统启动和全容量测试验证，显著提升存储子系统的验证效率。思尔芯提供覆盖DDR5、HBM3

软件仿真、硬件仿真、原型验证这三种方法通过各自的优点和功能，共同为芯片设计提供了一种全面而高效的验证手段，有助于加速整个芯片开发周期，同时确保设计的正确性。在先进工艺的推动下，异构计算架构已逐渐成为设计芯片的主流方式。由于不同的运算单元具有各自独特的架构设计和信息处理方式，因此需要采用符合其特性的验证方法。为了缩短芯片的上市周期，各大芯片设计公司已达成共识，即在不同设计阶段选择不同的仿真验证工具，