本文提出KernelCraft基准测试框架，用于评估LLM智能体在新兴硬件平台上生成底层汇编级计算内核的能力。该框架重点关注缺乏成熟生态的新硬件，要求智能体仅基于自然语言任务描述、ISA文档和硬件配置，通过诊断-修复循环生成功能正确且优化的内核代码。实验表明，前沿模型能在部分基础任务上达到55%成功率，并能优化编译器模板性能，但在复杂任务和专家级优化上仍有显著差距。研究还发现文档质量、推理深度和工

《ProofWright：面向CUDA的形式化验证代理框架》提出了一种针对LLM生成CUDA代码的可信性验证方案。该研究指出当前AI生成的CUDA代码存在严重安全隐患，仅靠编译测试无法确保内存安全、线程安全和语义正确性。为此，作者开发了包含两个核心组件的验证系统：基于VerCors的代理验证框架（实现74%的memory/thread safety验证率）和语义等价证明框架（14%完整语义验证率）

Meta提出KernelEvolve系统，解决超大规模推荐系统中多模型、多硬件平台下的kernel自动生成与优化问题。该系统基于Triton框架，通过树搜索算法结合LLM生成器，实现跨NVIDIA/AMD GPU及自研MTIA加速器的kernel自动优化。实验显示，在160个公开算子测试中实现100%正确率，并在生产环境中取得1.2-17倍性能提升。系统创新性地采用统一评估框架和知识库检索机制，显

摘要：本文提出AscendOptimizer系统，针对华为Ascend NPU的AscendC算子优化难题，通过双阶段交替优化方法实现性能提升。系统将算子拆分为host侧tiling program和device侧kernel program：Stage I采用进化搜索优化tiling策略，利用硬件反馈探索可行解空间；Stage II通过"优化回退"机制从优质kernel反向构

本文提出VerilogCoder，一种基于多智能体协同的Verilog代码生成与调试框架，旨在解决现有LLM在硬件描述语言生成中的两大短板：规划粒度不足导致关键信号遗漏，以及缺乏有效的功能调试能力。核心创新包括：(1) TCRG任务规划器，将高层任务与底层电路语义（信号定义、状态转移等）通过图结构关联，实现细粒度任务分解；(2) AST波形追踪工具，通过抽象语法树逆向追踪错误信号依赖关系，模拟工程

本文提出了一种端到端硬件功能验证自动化系统UCAgent，通过三大创新机制解决现有LLM验证方法的局限性：1）采用Python验证环境替代传统HDL，降低LLM生成难度；2）细粒度31阶段工作流实现渐进式验证；3）引入验证一致性标签机制(VCLM)确保规格、覆盖模型和测试用例的语义闭环。实验表明，该系统在多个模块上实现了86%-100%的功能覆盖率，并能发现边界条件错误。相比传统方法，UCAgen

本文提出VeriMaAS框架，通过自适应多智能体工作流解决RTL设计问题。针对现有微调方法成本高、纯推理模型开销大的问题，该方法将EDA工具反馈接入工作流决策过程，实现基于真实验证结果的动态流程调整。核心是通过级联控制器，根据候选设计的综合/验证失败率自动选择推理策略复杂度，仅需学习阈值参数即可实现性能提升。实验表明，在VeriThoughts和VerilogEval基准上，该方法相比微调基线提升

本文提出BugGen框架，一种基于多智能体LLM的RTL错误自动生成系统。通过模块分割、类别化错误注入和闭环验证，BugGen能高效生成语法合法且功能可检测的错误，相比传统方法更接近真实工程错误。实验表明，BugGen在OpenTitan设计上达到94.2%的功能正确率，每小时可生成17.7个有效错误，并能暴露测试平台的盲区。该系统不仅为ML调试提供高质量训练数据，还能通过错误注入反向验证测试覆盖

【摘要】英伟达2025年研究报告《Spec2RTL-Agent》提出了一种基于多智能体协作的硬件设计自动化框架，旨在解决从复杂规范文档直接生成可综合RTL代码的挑战。传统方法通常需要人工整理需求或仅自动化部分编码过程，而该研究通过四阶段流程（理解推理、渐进编码、自适应反思、HLS优化）实现了从原始规范到RTL的端到端自动化。实验在AES/DSS/HMAC等标准算法上验证了系统有效性，相比单次生成方

本文提出MARVEL系统，一种基于多智能体LLM的RTL硬件安全漏洞自动检测框架。与传统单智能体方法不同，MARVEL采用supervisor-executor架构：supervisor负责制定安全分析计划，多个专职executor（包括Linter、Assertion、CWE等）从不同角度提供证据。实验在OpenTitan SoC的12个IP上进行，结果显示系统能自动识别安全属性并发现漏洞（F1