主要原因是显卡降频，显卡带不动的问题。

如第二级反相器的输入与输出短接造成电路中 netl 成为同一节点（图 23) ，使电路总节点数减为 个，与网表中 个节点数目不 LVS 就会报错。告知我们电路中存在开路或短路问题。版图和电路原理图比对。电气连接关系检查：包括电源信号、地信号、输入、输出、以及器件所有连接节点。确保所画版图与设计电路完全一致就是 LVS 工具要做的工作。

CMOS 工艺中形成的许多寄生元件如果不作处理会产生门锁效应 (latch up effect)。如图，下面是一个 CMOS 工艺制成的反相器电路截面图：由与的存在，又由于阱区和衬底寄生电阻R2和的存在。使，在瞬态干扰下一旦某 个寄生品体管具有足够的基极偏置电压，使正反馈电路进入工作状态，将使电流不断放大，最终导致电源和地之间形成极大的导通电流，破坏电路正常工作甚至烧坏整个芯片。

电迁移效应（electro-migration effect）是指在导致金属离子移位，宏观上表现为金属变形，，久而久之可能会使芯片中的net发生短路或断路，进而造成芯片工作失效。简单来说，就是。从上面的介绍，我们可以知道，如果导体的电流密度越大，那么造成EM效应的可能性就越高。如果导体温度过大，热运行效应强也会导致EM效应更显著。因此我们在讲EM能力的时候指的就是是。

时钟树综合（CTS）主要通过命令操作实现，关键步骤包括：1)设置时钟树单元列表，确定可用缓冲器和反相器；2)通过ccopt配置文件优化时钟约束；3)生成时钟树规格并执行综合。完成CTS后可使用clock tree debugger查看延迟分布，并通过timingDesign检查时序，必要时用optDesign修复问题。CTS目标是构建低延迟、低偏斜的时钟网络，合理的约束配置直接影响综合效果。

我们来看wiki对其的解释通常也被叫做具体来说，我们都知道芯片在制造过程中是从底层的金属M1，一层一层通过"plasma"刻蚀出来的。如下图所示，如果在刻蚀M1的过程中，M1金属过长从而导致收集了很多的电荷，那么此时就会击穿我们的Gate端Poly。想象一下，这条长长的金属就像一根接收信号的天线一样，收集了太多的信号(电荷)，从而导致了制造过程中芯片的Poly损坏，因此被称为天线效应。通常foun

芯片的，他们对应了不同情况的net delay。

在1.3中选择的已经有博客园皮肤，但是博客园自带皮肤比较古老，可能不是很符合个人需求。所以我们需要自定义设置一个好看的皮肤，**在首页点击，写随笔按钮后，进入此页面，然后我们点击 ->设置。