logo
publist
写文章

简介

该用户还未填写简介

擅长的技术栈

可提供的服务

暂无可提供的服务

使用 X-CUBE-AI 将 ONNX 模型部署到 STM32全流程

compression可以对模型占用内存进行压缩,optimization可以设置模型在时间还是空间上的优化,validation inputs可以设置模型的输入数据,此时选择随机输入即可,用于快速创建工程。3、打开cubemx软件然后新建工程,在下方的MIDDLEWARE中enable AI,格式选择onnx,类型默认,然后添加进已经生成好的onnx文件,点击下方的analyse。12、原厂代码

#目标检测#深度学习#单片机 +3
使用Quartusii18.1 通过PS端(NiosII)定时器产生1秒定时,实现一个电子钟

5.分别添加rom,ram,Nios II processer,timer,pio等模块。On Chip Meory添加两个,一个作为rom,一个作为ram,五个pio。(1)其中一个按键用于进入时间设置模式,按一下进入当前时间设置模式,按两下进入闹钟时间设置模式,按第三下退出闹钟设置模式,进入正常模式。左端出来pio的输入或者输出引脚不连线,其他的点均连上,右边的NiosII 与timer定时器

#单片机#嵌入式硬件#fpga开发 +1
Vivado报错 This design contains one or more cells for which bitstream generation is not permitted.解决办法

若不知道自己的主机 ID,可在前面的view页面中查看,查看hostidin......是由于license过期引起,解决办法如下。点击view查看是否license过期。将下载好的文件,添加到vivado中。若过期则去官网添加license。选择好后,点击 加,然后选择主机。查找自己需要的license。填写完成后点击左下角的下一个。完成后,重新生成bit流文件。在生成bit流文件时,报错。若还

#fpga开发#编辑器
如何在vivado用ila进行debug调试

其中1是添加几个观察信号,2是采样深度。1根据自己要观察的信号进行选择,2一般越大越好。点击1,然后可以在2处选择信号的宽度,一般根据所配置的寄存器宽度进行填写。添加好后,生成bit流文件,然后导出,打开vitis文件。然后点击OK,进行添加ila。复制下来添加到需要观察的信号的.v文件中,进行连接。点击小瓢虫进入调试模式,等加载好后再进行下一步操作。我这个是示例,根据自身需要观察的信号进行连接。

#fpga开发#编辑器#单片机 +1
基于ZYNQ开发板实现以太网通信

1.打开vivado,选择好开发板芯片后,新建完成工程,点击open block design,再点击右边Diagram框图中的加号添加zynq再进行相关配置。21.打开cmd,输入ipconfig,查看局域网内是否有相同的mac地址的设备,若有则需要修改代码,修改为不同的即可。6.进行连线,先进行自动连线,不对的地方需要自己手动修改,最终连线效果如下图。24.进行勾选,勾选后,连接好开发板的电源

#网络#fpga开发
到底了