logo
publist
写文章

简介

该用户还未填写简介

擅长的技术栈

未填写擅长的技术栈

可提供的服务

暂无可提供的服务

探索Vortex开源GPGPU：RISC-V SIMT架构(4-2)，TCU 矩阵计算(1)

本文分析了Vortex RISC-V GPGPU中TCU（Tensor Control Unit）模块的功能实现。TCU作为执行矩阵计算的核心单元，支持多种浮点和定点数据格式。文章详细介绍了TCU仿真命令参数设置、WMMA（Warp Matrix Multiple-Acculator）基本概念，以及大矩阵分块计算的实现方法。重点阐述了TCU硬件代码在流水线中的分布，包括Decode阶段的指令译码、

文章图片
#risc-v#架构#矩阵 +1
探索Vortex开源GPGPU：RISC-V SIMT架构

本文介绍了开源RISV-SIMT GPGPU项目Vortex的架构设计。Vortex采用SystemVerilog语言开发，支持多核非阻塞缓存架构，包含6级流水线的RISC-V内核，支持32/64位可配置。重点介绍了其SIMT微架构实现、定制指令集（wspawn、tmc等）以及对OpenCL/CUDA的支持，包括线程调度和内核执行，文章为后续深入硬件设计分析奠定了基础，涉及从核心到SOC的多级缓存

文章图片
#github#硬件架构#risc-v
AI HW/SW

两个有趣的GitHub开源项目：1) Tiny NPU - 一个轻量级神经网络处理单元（NPU）设计，适用于AI硬件加速；2) MiniMind - 小型AI软件框架，支持高效模型训练与推理。两者分别聚焦AI硬件和软件，适合学习与研究

探索Vortex开源GPGPU：RISC-V SIMT架构

本文介绍了开源RISV-SIMT GPGPU项目Vortex的架构设计。Vortex采用SystemVerilog语言开发，支持多核非阻塞缓存架构，包含6级流水线的RISC-V内核，支持32/64位可配置。重点介绍了其SIMT微架构实现、定制指令集（wspawn、tmc等）以及对OpenCL/CUDA的支持，包括线程调度和内核执行，文章为后续深入硬件设计分析奠定了基础，涉及从核心到SOC的多级缓存

文章图片
#github#硬件架构#risc-v
探索Vortex开源GPGPU：RISC-V SIMT架构(4-2)，TCU 矩阵计算(1)

本文分析了Vortex RISC-V GPGPU中TCU（Tensor Control Unit）模块的功能实现。TCU作为执行矩阵计算的核心单元，支持多种浮点和定点数据格式。文章详细介绍了TCU仿真命令参数设置、WMMA（Warp Matrix Multiple-Acculator）基本概念，以及大矩阵分块计算的实现方法。重点阐述了TCU硬件代码在流水线中的分布，包括Decode阶段的指令译码、

文章图片
#risc-v#架构#矩阵 +1
到底了