假如电源的工作电源为1.2V，当B模块关断电压后，B模块输出到A模块的信号(X态)可能为0~1.2V中任意电压，如果X处在中间电平0.6V，若这个信号送给电压常开域中的一个反相器，就会导致这个反相器的PMOS和NMOS都导通，就会存在一个短路电流从电源流经PMOS、NMOS再到地，造成功耗浪费。因此，当A模块电压常开，B模块电压可关断，在B模块关断电压后，B模块输出到A模块的信号需要用isolat

SoC设计除了包含多个电压域、多个时钟域外还包含了多个异步复位域。如果SoC中存在跨异步复位域时，同样经常会遇到亚稳态的问题。对于有多个异步复位域的设计，如果某个异步复位在复位时，其复位的信号可能正好落在接收时钟的建立和保持时间窗口内，如下图所示，采集到的信号q2可能为亚稳态，从而造成仿真行为和真实行为的不一致。上面的电路中， 两个触发器都有不同的复位源，即rst1和rst2。

在芯片设计中端流程时，景芯SoC会插入UPF约束中的isolation等cell，但是无法插入power switch等cell,因此，作为power switch cell的控制信号pwrdown_mux在没有负载的情况下，会被裁员掉（优化掉），因此需要设置上面MUX器件为dont_touch或者使pwrdown_mux成为module的port并禁止auto_ungroup（并设置no_bou

比如，2bit single-bit DFF本来被place在不同位置，若合同为2bit的multi-bit DFF后，routing连线可能反而更长，增加了路径延迟，工具会采用buffering、sizing的优化方式优化时序，若依然不能满足timing，那么multi-bit cell不如拆分成single-bit cell，因为single-bit cell可以更方便resize、move。

欢迎关注我的公众号：全栈芯片工程师。MIPI是移动领域最主流的视频传输接口规范，目前应用最广泛的是MIPI DPHY和MIPI CPHY两组协议簇（另外还有MIPI MPHY，属于高速Serdes范畴，应用不那么广泛)，其中CSI-2主要用于图像接入(一般是接Sensor)，DSI-2主要用于图像输出(一般是输出到显示屏)。我们先看物理层协议。MIPI DPHY规格MIPI DPHY架构MIPI