本文介绍了Cortex-R52处理器的通用中断控制器（GIC）架构与功能。GIC由分配器（Distributor）和CPU接口组成，支持私有外设中断（PPIs）、共享外设中断（SPIs）和软件生成中断（SGIs）。分配器通过优先级仲裁确定最高优先级挂起中断（HPPI），并将其路由至内核或可选导出接口。中断分为0组（FIQ触发）和1组（IRQ触发），支持虚拟化功能。文中还详细说明了GIC内存映射布局

本文介绍了Armv8-R AArch32架构的特性与应用。该架构支持32位处理，具有虚拟化功能，采用A32/T32指令集，配备一级和二级MPU内存保护机制。文章对比了A、R、M三大系列处理器的特点，详细阐述了R系列的编程模型、虚拟化技术实现方式以及MPU工作原理。重点分析了Cortex-R52处理器的技术特性，包括8级流水线、多核配置、双核锁步、缓存/TCM设计、中断控制等。最后总结了Armv8架

Trap 类型：现象：flash地址错误， 从flash中读取数据时，看门狗复位ECU表层原因：MCU通过SPI读取flash数据时，地址超出flash地址范围，进入Trap根本原因：flash地址错误，导致计算出来的数据长度比较长，从flash中读取的数据覆盖掉栈空间中的其他数据TC3系Trap列芯片中的通常与调用堆栈（Call Stack）的异常操作相关。