【代码】plusarg的基本用法。

formal验证

(3) 如果不带sdf文件，那么就不需要做时序检测，否则不过会导致信号x态，不要夹define NTC, RECREM.(2) 网表中很多信号可能被综合没有了，被其他信号替换，如果使用了force，需要找上下级邻近模块中的信号进行替换。(3) 如果某个模块的信号全为X态，先debug clk和reset.(可能综合后某些信号没有链接)(1) 网表top层中最好将input信号设置成0，否则后仿中容

(3)中的reg_file1是寄存器模型中的block 块.（2）adapter的写法，以axi接口的adapter为例。(3) 使用uvm自带的seq来验证寄存器模型。(1) ral环境搭建。

定义一个class后，采用print的方式打印class中所有变量时，当有数组变量有很多个元素时，默认的`uvm_filed_sarray_int等只会打印前后几个数据，其他的都会被隐藏，如果想要打印全部，则进行如下定义.然后对变量注册时进行如下定义, 这样对item进行.print打印的时候，数组所有元素能全部打印出来.

由于reset是随时发生的，这个时候还有比对的数据，需要清空，防止解复位后比对错误, task中需要raise和drop objection.跳转完了后在seqr中stop掉正在running 的sequence，防止出现fork join_none的进程一直在跑.当检测到复位了即rst_n = 0时就跳转，一般正常情况下rst_n always 1.

【代码】芯片验证中dump波形的一些设置。

编写topcfg.sv文件.然后在.f文件中吃进来即可.

由于reset是随时发生的，这个时候还有比对的数据，需要清空，防止解复位后比对错误, task中需要raise和drop objection.跳转完了后在seqr中stop掉正在running 的sequence，防止出现fork join_none的进程一直在跑.当检测到复位了即rst_n = 0时就跳转，一般正常情况下rst_n always 1.

定义一个class后，采用print的方式打印class中所有变量时，当有数组变量有很多个元素时，默认的`uvm_filed_sarray_int等只会打印前后几个数据，其他的都会被隐藏，如果想要打印全部，则进行如下定义.然后对变量注册时进行如下定义, 这样对item进行.print打印的时候，数组所有元素能全部打印出来.