开搞FPGA存储系统的时候，SATA协议栈的实现绝对是个刺激的活儿。今天咱们就拆解下基于Xilinx Kintex/Zynq平台实现的SATA+RAID0方案里那些硬核操作，手撕几个关键代码片段。FPGA搞存储虽然费资源，但胜在能硬核优化时序，比软方案延迟稳定在微秒级。有意思的是Xilinx的GTX收发器内部其实已经做了预对齐，但咱们还是得在用户逻辑里做个二次确认。这里用了Zynq的PL-PS A