本文分享了Xilinx XDMA驱动调试的实用指南，涵盖H2C数据传输测试和性能优化。

分享 Vivado 远程开发的一些实用干货：远程 JTAG Debug远程综合实现（Run on remote hosts）vmWare 网络配置NFS 文件共享X11-forwarding

本文详细介绍了使用KV260视觉AI套件中的DPUCZDX8G深度学习处理单元（DPU）的环境搭建和开发流程。DPUCZDX8G是专为Zynq UltraScale+ MPSoC设计的，优化了卷积神经网络的计算引擎，支持广泛的运算符，使其成为执行AI推理任务的强大工具。文章从DPU的基本原理出发，解释了其工作机制，包括如何从片外存储器中提取指令以及如何在片上存储器中高效处理数据。

本博文分享在 VD100 硬件平台上，通过 Petalinux 2024.2 构建 Linux 的过程。包括：Petalinux 2024.2 的下载与安装；在 VD100 硬件平台构建 Linux 全过程；SDT 生成设备树的方法；SD 卡分区；一些常见异常的汇总和分析；

在这个快速发展的技术世界中，Zynq SoC芯片的出现无疑是一次革命性的进步。它将ARM处理器的强大计算能力与FPGA的灵活性完美结合，为工业控制和视觉AI应用带来了前所未有的便利。通过Zynq，开发者可以在同一芯片上同时进行软件和硬件的开发，这不仅简化了开发流程，还显著提高了效率。

在这个总结中，我们探讨了Resnet50，这是一个由50层构成的深度卷积神经网络，它在图像识别任务中表现出色。通过“残差学习”的创新设计，Resnet50解决了深度网络训练中的退化问题，使得网络能够通过增加更多的层来提高性能，而不会增加训练难度。我们还分析了如何在Xilinx Zynq平台上使用VART运行Resnet50模型的代码，包括模型加载、数据预处理、异步推理和结果分类。这个过程展示了如何

本文总结 HLS 块级控制协议，包括以下内容：执行模式（重叠模式；顺序模式；自动重启模式）接口范式（存储器；串流；寄存器）对比 Vitis Kernel Flow 与 Vivado IP Flow 示例了解 Wave Viewer 中的波形

本文以官方 AIE/Feature_Tutorials/09-debug-walkthrough/ 示例为基准，在 VD100 硬件平台上实现 Linux 开发 AIE，并分析自动化脚本。

分享 Vivado 远程开发的一些实用干货：远程 JTAG Debug远程综合实现（Run on remote hosts）vmWare 网络配置NFS 文件共享X11-forwarding

本文以官方 A to Z Bare-metal Flow 为基准，在 VD100 硬件平台上实现的例子。包含如下内容：申请 AIE License创建 Vivado 可扩展平台（XSA）创建 Vitis 平台（XPFM）创建 AIE 应用创建 HLS 应用系统集成：VPP 链接 pl_app、aie_app创建 ps_app 应用系统集成：打包生成 sd_card.img在 VD100 硬件平台上