logo
publist
写文章

简介

该用户还未填写简介

擅长的技术栈

可提供的服务

暂无可提供的服务

(#FPGA verilog)使用小脚丫FPGA开发板设计简易数字时钟 (具备调时、整点报时、闹钟功能,额外实现了倒计时加整点提示功能,附带基本和创新部分的verilog代码)

1. 能正常完成时钟的时、分、秒走时;2. 使用LED闪烁或者改变颜色等方式实现秒的指示,要求闪烁频率或者颜色切换频率为1Hz;3. 使用两位七段数码管显示时和分,其切换方式为:默认显示“分钟”,按住K4键显示“小时”,按下K3显示秒针;4. 关上开关sw2,使用K1和K2键调整时间,分别为“+”和“-”,则K1和K2调整“分钟”,当K4按下,则K1和K2调整“小时”,当K3按下,则K1和K2调整

文章图片
#fpga开发
PyCharm+Docker desktop的代码调试问题(在Windows环境下调试docker容器内代码的开发)

本文介绍了在Windows宿主机上调试Docker容器内Ubuntu深度学习环境的三种方法。推荐方法一是使用PyCharm专业版的调试解释器,需安装pydevd-pycharm依赖并修改连接地址为host.docker.internal;方法二使用Python解释器可能存在路径问题;方法三作为保底方案,直接在代码中插入breakpoint()进行命令行调试。重点解决了容器与宿主机路径映射、调试器连

#python#virtualenv#docker +2
PyCharm+Docker desktop的代码调试问题(在Windows环境下调试docker容器内代码的开发)

本文介绍了在Windows宿主机上调试Docker容器内Ubuntu深度学习环境的三种方法。推荐方法一是使用PyCharm专业版的调试解释器,需安装pydevd-pycharm依赖并修改连接地址为host.docker.internal;方法二使用Python解释器可能存在路径问题;方法三作为保底方案,直接在代码中插入breakpoint()进行命令行调试。重点解决了容器与宿主机路径映射、调试器连

#python#virtualenv#docker +2
【信号分选】SDIF序列直方图的全脉冲数据分选的学习(附代码)

其运作逻辑是,依托接收机所捕获的脉冲开展去交错操作,进而分离出独立的单个脉冲列。在网上寻找关于SDIF的文章介绍,不是AI写的就是非常水的文章,结果终于找到一篇,欣喜若狂,点开代码运行,发现所用方法为CDIF,并且信号剔除操作全是手工剔除,,,,白费我一次下载机会,结合自己的学习体会记录一篇,共同交流。进入第三次分选,PRI值为112.2us超过了阈值,进行信号分选,图中还有另外一个峰值在PRI值

文章图片
到底了