logisim存储系统实验第一关字库电路第二关MIPS RAM第三关MIPS Regfilecache(直接相连)cache(全相连)cache(4路组相连)

计算机组成原理Logisim单总线CPU指令译码器设计硬布线控制器单总线CPU（3级时序）硬布线控制器组合逻辑单元时序发生器输出函数（定长指令周期）时序发生器FSM设计（定长指令周期）

们在VMware虚拟机中安装Ubuntu时会出现安装窗口显示不完全的问题。后回车（需要注意的是1280和800中间的x是字母x）。