简介
该用户还未填写简介
擅长的技术栈
未填写擅长的技术栈
可提供的服务
暂无可提供的服务
【AD24报错】PCB调整线宽后提示 Width Constraint: Track ### on Top Layer的解决方案
Width Constraint 的意思是宽度约束,往往是布线的规则限制所导致。可能在设计中设置了多个相互冲突的线宽规则。例如,为不同的网络或层设置了不同的最小线宽和最大线宽要求,但在实际布线过程中,某些走线无法同时满足这些规则,从而导致报错。比如,为电源网络设置了较宽的最小线宽要求,而同时为一些信号网络设置了较窄的线宽限制,当这两种网络在某个区域交叉或靠近时,可能会出现无法满足所有线宽规则的情况
【AD23报错】Minimum Solder Mask Sliver (Gap=10mil)
【AD23报错】Minimum Solder Mask Sliver (Gap=10mil) (All),(All),最小阻焊间隙约束,即PCB焊盘阻焊层之间间距小于10mil报错。
【学习笔记】AD中PCB泪滴设计
在PCB电路板设计中,为了让焊盘更坚固,防止机械制板时焊盘与导线之间断开,常在焊盘和导线之间用铜膜布置一个过渡区,形状像泪滴,故常称做补泪滴(Teardrops),在布线后添加泪滴,可以起到使PCB更加稳固的作用。
【AD23报错】Net Antennae (Tolerance=0mil) (All) 的解决方案
【AD23报错】Net Antennae (Tolerance=0mil) (All) 的解决方案使用AD(Altium Designer)画PCB,画完之后,进行DRC检测时报以下错误:Net Antennae: Track (2240mil,2740mil)(2240mil,2770mil) on Bottom Layer这种问题一报错通常情况下是有未连接到端的引线,即某网络存在单头的接线(形
到底了