最直接的原因是，充电过程中电容两端的电压随着极板上电荷的增长而升高，而这个电压的极性与充电电源的电压极性是相反的，它起到了阻止电流的作用。刚刚闭合电路，电容器还没有充电，他的两个极板是等电位的，它此时对电流没有阻碍作用，因此相当于短路，（注意：这里说的是电容器对电流没有阻碍作用，不是整个电路对电流没有阻碍作用）因为电容两端的电压与电容中的电量成正比。电感中能量是电流的函数,电容中能量是电压的函数,

输出阻抗分析：一个理想的电流源，输出阻抗应该是无穷大，但实际的电路是不可能的，常用一个理想电流源并联一个等效内阻r代替实际的电流源，电流源输出恒定电流I，一部分I_r 消耗在内阻r上，剩余的电流I_R消耗在负载R上，由于负载功率P=（I_R）^2 *R,输出阻抗r越大, I_R越大，驱动负载的能力越大。

我们采集到的信号总不会是理想波形，例如，在采集交流信号的时候，可能会混入直流分量，而在采集直流信号的时候，也有可能混入交流分量，所以一个待测信号包含交流和直流两部分。耦合是指两个不同介质中通过物理连接时进行的能量传递。

印刷电路板（PCB）是电气系统，其电气特性与安装在其上的分立元件和器件一样复杂。PCB设计者需要对PCB的许多方面都有完全的控制权；然而，当前的技术对其几何结构和由此产生的电性能施加了限制和限制。

首先了解差分逻辑电平结构，也包括单端逻辑电平常见的逻辑电平_常用的逻辑电平-CSDN博客注：ECL >> PECL >> LVPECL演变而来；QDR（Quad Data Rate):四倍数据倍率本文章只涉及差分逻辑电平:LVDS 、LVPECL、CML （高速）(最常用）在任何给定的系统设计中，必须设计驱动器侧和接收器侧之间的时钟逻辑转换。通过在它们之间增加衰减电阻和偏置电路来将一个差分时钟转换

如上图所示，可以看出POD电平的输出电路和SSTL电平并没有差别，差别仅仅在于POD和SSTL电平的所采用的终端端接方式（ODT）和Vref不同。——我们在实际设计中看到的是，如果VREF和VTT都用分立电阻来搭，那么VREF用1K±1%分压至(1/2) *VDDQ，而VTT则用Rp分压至(1/2) *VDDQ；驱动端输出低电平时，POD由于上拉电压高，功耗稍大于SSTL，正因此，DDR4多了一个

SMBus 全称 System Management Bus，即系统管理总线。SMBUS 是一种基于I2C而扩展出来的协议，是 I2C 协议的一个子集。但SMBus 要求更严格，规定了更多细节与规范。有一些更为复杂的操作，但是原理都还是基于I2C的。SMBus 也被用来连接各种设备，包括电源相关设备，系统传感器，EEPROM 通讯设备等等。SMBus 为系统和电源管理这样的任务提供了一条控制总线，

常用信号线宽与过孔为以下内容:1）8/8mil，过孔选择12mil（0.3mm）。2）6/6mil，过孔选择12mil（0.3mm）。3）4/4mil，过孔选择8mil（0.2mm）。4）3.5/3.5mil，过孔选择8mil（0.2mm）。5）3.5/3.5mil，过孔选择4mil（0.1mm，激光打孔）。6）2/2mil，过孔选择4mil（0.1mm，激光打孔）。参考过孔：内径12mil、外径

MII接口作为板内走线的接口，达到25MHz速率还是比较简单的，制约以太网传输跑10M的原因为网线质量、传输长度等限制。以BCM5241 PHY为例，这就是一个百兆PHY，在DS文档中可以看到pin信号定义。因为RX部分信号要兼做配置信号，一开始可能注意不到，但TX部分信号很明显，除了PHY时钟是输出，其它TX信号是输入。细看RX部分信号，时钟为输出，其它RX信号也为输出。为什么这里TX会是输入，

LPC总线，原名叫即精简引脚总线，由Intel在1998年引入PC产品，相较于ISA总线，LPC 引脚少，速度快。BIOS串口并口PS/2的键盘和鼠标软盘控制器，比较新的设备有可信平台模块。LPC总线通常和主板上的南桥物理相连，南桥在IBM PC AT平台上通常连接了一系列的“老旧”设备， LPC总线最大的优点是只需要7个信号，在拥挤的现代主板上是很容易布局的随着超大规模集成电路的不断发展，芯片的