本文基于AN108模块，将ADC采集的数据通过以太网传输到上位机。

实验要求DAC FIFO实验基于“DDS IP 数字波形合成DAC ” “ ADDA测试” 实验方案用MMCM 把 合成出100MHz的时钟，让DDS工作在100MHz时钟让DAC和DAC的接口电路工作在50MHz，此时DAC的采样率为50MHz在DDS和DAC接口电路之间，放置一个带独立时钟的AXI-Stream-Data FIFO，FIFO两端的时钟分别为DDS的工作时钟100MHz和DAC的

通过学习ZYNQ开发可以得知PL 和 PS 的高效交互是 ZYNQ开发的重中之重，通常情况下我们需要将PL 端的大量数据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理。在PS和PL之间的主要连接是通过一组9个AXI接口，每个接口有多个通道组成，其接口及相关描述如下：其中AXI GP(General Purpose AXI)接口为通用接口，适用于PL和PS之间的中低速通信。

DDS基本原理DDS，直接数字频率合成(Direct Digital Synthesis，简称DDS)技术，其作原理是基于数字取样及数模恢复的处理，基本框图如图1所示