本文实现了一个基于V4L2接口的硬件加速图像处理流程，通过dmabuf实现ISP、RGA和NPU模块的零拷贝数据传输。系统首先使用V4L2控制ISP输出帧到dmabuf，然后经RGA进行预处理，最终送入NPU推理，结果映射到用户空间显示。整个流程均通过片上硬件资源处理，避免了CPU参与，显著降低了CPU占用率。文中详细阐述了V4L2驱动的8个关键步骤：设备打开、能力查询、格式枚举、格式设置、缓冲申

废话不多说，直接从pbtxt的数据流定义开始，数据流图如下：输入视频流经过节流器，再送到RGA模块进行缩放，缩放到yolov5模型需要的640x640的尺寸，继续送到RknnYolov5进行npu推理，推理出的结果经过后处理得到目标框、类别、加权置信度。最终基于这些数据在FlowLimiter输出的源图像帧上进行绘制，并叠加显示。

本文实现了一个基于V4L2接口的硬件加速图像处理流程，通过dmabuf实现ISP、RGA和NPU模块的零拷贝数据传输。系统首先使用V4L2控制ISP输出帧到dmabuf，然后经RGA进行预处理，最终送入NPU推理，结果映射到用户空间显示。整个流程均通过片上硬件资源处理，避免了CPU参与，显著降低了CPU占用率。文中详细阐述了V4L2驱动的8个关键步骤：设备打开、能力查询、格式枚举、格式设置、缓冲申

本文实现了一个基于V4L2接口的硬件加速图像处理流程，通过dmabuf实现ISP、RGA和NPU模块的零拷贝数据传输。系统首先使用V4L2控制ISP输出帧到dmabuf，然后经RGA进行预处理，最终送入NPU推理，结果映射到用户空间显示。整个流程均通过片上硬件资源处理，避免了CPU参与，显著降低了CPU占用率。文中详细阐述了V4L2驱动的8个关键步骤：设备打开、能力查询、格式枚举、格式设置、缓冲申