高精度时间频率传递技术是卫星授时手段的补充和扩展。近年来，随着国防和空间技术的发展，对高精度时间和频率提出了更高的要求。如卫星发射、武器试验、卫星导航系统建设、深空探测、空中目标的探测、拦截（类似美国爱国者导弹系统）和同步数字体系（synchronous digital hierarchy，SDH）通信网的时间同步等领域对时间同步精度的要求达纳秒量级。除精度要求外，很多应用还需要时间同步的实时性等

时间是物理学的基本参量之一，也是物质存在的基本形式之一，构成时空坐标的第四维。时间的概念表示物质运动的连续性，事件发生的次序和长短，与长度、质量、温度等其他物理量相比，时间最大的特点是不可能保持恒定不变，而是川流不息，永不停止。本章描述时间的基本概念及相关技术。

对于高速差分线，在布线上是有严格要求的，必须要让Constraint Manager知道哪些信号线之间可以构成差分线对。在CM的约束管理器中，有两种方式来生成差分线对。第一种是手动方式，在CM的约束管理器菜单中选择“Objects→Create→Differential Pair...”命令后，出现差分对设计界面，如图6-22所示。在这个界面中，用户可以通过选择左侧网络列表中的任意两个网络，再在“

某PHY芯片的核心电压1.5V，要求从本芯片的I/O接口电源2.5V产生。如图2.22所示，PHY芯片通过CONTROL引脚控制外部PNP型管的通断，以产生1.5V电源。测试中发现，在1.5V电源上存在160mV纹波。根据芯片厂家的信息，该芯片已应用在许多成功的设计上，从而可以排除PHY芯片本身故障的可能。与厂家确认，PHY工作时，外部晶体管转换频率在1100MHz频段内。

这一部分的选型，涉及本书第2、4章的相关内容。第二，原理图是电子设计工程师与PCB设计工程师沟通的重要工具，当单板复杂到一定程度时，电子设计工程师不可能通过语言将所有PCB设计时需注意的细节都告知PCB设计工程师，例如，PCB设计工程师从原理图获得网络连接关系（简称网表），虽然知道各器件的连接关系，但却无法获得器件摆放位置等信息，在这种情况下，原理图的设计将成为重要的工具，一方面使PCB设计工程师

TVS管、压敏电阻、气体放电管三者的特性总结如下。响应速度：由高到低分别是TVS管、压敏电阻、气体放电管。通流能力：由高到低分别是气体放电管、TVS管、压敏电阻。寄生电容：由高到低分别是压敏电阻、TVS管、气体放电管。反向漏电流：由高到低分别是压敏电阻、TVS管、气体放电管。若结合三者同时实现对后级电路的保护，应遵循以下原则：原则一，使响应速度最快的TVS管最靠近被保护的器件，而通流能力较强的气体

随着电子技术的发展，电路的规模越来越大，单个器件集成的功能越来越多，速率越来越高，而器件的尺寸越来越小。由于器件尺寸的减小，器件引脚信号变化沿的速率变得越来越高，以致 SI（Signal Integrity，信号完整性）问题成为高速电路设计中必须面对的主要问题。一般而言，SI 与以下几个因素有关：反射、串扰、辐射、反射是由信号传输路径上的阻抗不连续造成的；串扰与信号的间距有关；而辐射则与高速器件自

在高速电路设计中，原理图设计的完成仅只是成功设计的一小部分，随着设计频率的提高，PCB 设计中信号完整性、电源完整性、EMC、防护等对成功设计的重要性越来越高。本章标题的“完整性”不仅包括信号完整性、电源完整性，还包括 EMC、防护、热设计、结构、易测性等与 PCB 设计相关的内容，本章将基于这些要点，重点讨论如何成功地进行高速电路中的 PCB 设计。

为了实现接收端时钟对数据的可靠采样，应调整CLK和DATA的走线长度，有两种方法可利用：其一是使Tflight-data>Tflight-clk，即DATA信号相对CLK信号延时，对DATA1而言，在接收端，其采样参考沿为CLK2（CLK2比CLK1延时一个周期），其二是使Tflight-data<Tflight-clk，即CLK信号相对DATA信号进行延时，对DATA1而言，在接收端，其采样参考

高速电路设计之电源设计知识