AMBA学习——APB协议规范

第一章 采样、重构、量化

SAR ADC设计——SAR Logic原理参考：集成电路设计实践 SAR ADC 清华大学 李福乐文章目录SAR ADC设计——SAR Logic原理一. Overview二. TSPC（True Single Phase Clock）三. SC_Gen（Sequential Control Generator）四. LATCH_Dynamic五. 时序控制逻辑总结六. SW产生七. DO产生八

以TSMC 90nm标准单元工艺库为例，详解工艺库的结构与内容。

第三章 采样电路

在光通信系统中，光接收机接收并放大的数据流是不同步而且有噪声的。为了后续处理，定时信息，时钟必须从数据中提取出，以便同步工作。而且数据必须“重定时”，以便去除传输过程的抖动。时钟提取和数据重定时被称为“时钟和数据恢复”（CDR）。

在VS Code中编写python文件时，import自定义module报错 “could not be resolved Pylance(reportMissingImports)”。这是因为Pylance未找到自定义模块的地址，可以通过在settings.json文件中添加extraPaths来解决。

常见的gvim快捷命令总结，方便查用。