logo
publist
写文章

简介

该用户还未填写简介

擅长的技术栈

可提供的服务

暂无可提供的服务

FPGA 组合逻辑和时序逻辑

摘要:Vivado在实现阶段出现多驱动错误(DRCMDRV-1),分析发现两段代码存在问题。第一段实现数据累加,第二段实现极值查找,均因在for循环中使用非阻塞赋值(<=)导致:1) 时序逻辑中非阻塞赋值会推断寄存器,使循环比较失效;2) 多实例并行驱动同一寄存器造成冲突。正确做法应遵循"计算用阻塞,输出用非阻塞"原则:循环内临时计算使用阻塞赋值(=),最终输出使用非阻塞

#fpga开发
FM调制解调---FPGA

fm调制解调——FPGA

#fpga开发
到底了