- @qq_32752869
简介
该用户还未填写简介
擅长的技术栈
可提供的服务
暂无可提供的服务
架构层名称核心机制解决什么问题典型场景复杂度① 纯提示层Prompt Engineering / Long Context靠 System Prompt + Few-Shot + CoT 引导输出，不改权重、不查外部通用对话、写作、代码生成、一次性推理文案生成、Brainstorm、简单问答★② 知识注入层RAG（检索增强生成） 及其变体（Naive → Advanced → GraphRAG
# 配置基础环境git initgit config --global user.name"gaop22130"git config --global user.email "14615549892@qq.com"# 产生SSH KEYssh-keygen -t rsa -C "1615549892@qq.com"# 关联远端remote 库git remote add origin https:
Verilog/SystemVerilog Tools插件
Pre-Routing:布线前设置约束规则和指定元件属性。Post-routing：检查调整自动布线的结果。文件后缀介绍PCB Route过程图：1.Design File（.dsn）,是pcb的源头。2.Do File，是自动布线命令合集的文本文件，它可以减少冗余的操作，简化设计过程，可以自己写指令批操作。3.Session File（..ses）包含PCB ...
EN ==1时判断读写，下图是写操作的时序，读操作类似。
verilog 乘法 除法
之前对自协商没有了解，在代码中判定端口up只考虑了link信号，为考虑AN信号，导致插入光转电模块点灯异常。#mermaid-svg-fyXJp3KUV6mEX8KJ .label{font-family:'trebuchet ms', verdana, arial;font-family:var(--mermaid-font-family);fill:#333;color:#333}#merma