设计模块的全称叫做multi-channel data formatter，他可以将上行多个数据通道的数据通过内部的SLAVE, FIFO给到仲裁器Arbiter, Arbiter选择从不同的FIFO中读取数据，给到下端的Formatter, 对数据进行整形，以数据包的形式送给下行的数据接收端。bit(5:3)：数据包长度，解码对应表为， 0对应长度4，1对应长度8，2对应长度16，3对应长度32

在PCIe协议中，有三类数据包。分别是事务层的TLP（Transaction Layer Packet）、数据链路层的DLLP（Data Link Layer Packet）和 物理层的Ordered Set(有序集)。简单介绍一下Ordered Set, 不同于TLP/DLLP，他没有起始/结束字符，直接由物理层解析，不通过事务层或数据链路层，仅在相邻设备的物理层之间传输，主要用于链路初始化、训

计数器是一种在数字电子系统中常见的逻辑电路，用于记录输入脉冲或时钟信号的数量。计数器的作用是在输入信号发生变化时，将一个内部计数值递增或递减。通常用于测量时间、频率、脉冲数量等。每次输入一个时钟脉冲时，计数器的值递增。当达到最大计数值时，计数器可以溢出，重新从零开始。每次输入一个时钟脉冲时，计数器的值递减。当达到最小计数值时，计数器可以溢出，重新从最大值开始。计数操作与时钟信号同步进行。所有触发器

（1）时钟采用全局时钟，上升沿采样（2）复位信号低电平有效，此时主机的ARVALID,AWVALID和WVALID信号为低电平，从机的RVALID和BVALID为低电平，其他信号可以为任意值（3）握手处理。只有当VALID和READY都为高电平时，信号才可以传输。

UART （ universal asynchronous receiver-transmitter ）是一种采用异步串行通信方式的通用异步收发传输器。它在发送数据时将并行数据转换成串行数据来传输，在接收数据时将接收到的串行数据转换成并行数据。不知不觉已经到了2023年的尾声了，先在这里祝各位朋友新年快乐。我现在坐在日本北九州市早稻田IPS的宿舍里面敲下这段话。